

고분자 광도파로용 핫엠보싱 마스터의 표면거칠기 최소화를 위한 열산화 영향

최춘기[†] · 정명영*

한국전자통신연구원, 기반기술연구소, 광접속모듈팀 *부산대학교 나노과학기술학부
(2004년 8월 22일 접수)

Thermal oxidation effect for sidewall roughness minimization of hot embossing master for polymer optical waveguides

Choon-Gi Choi, Myung-Yung Jeong*

Optical Interconnection Team, Basic Research Lab., Electronics and Telecommunication Research Institute

**Department of Nano Science and Technology, Pusan National University*

(Received August 22, 2003)

요 약

핫엠보싱 기술을 이용하여 고분자 광도파로를 제작하기 위해서는 핫엠보싱 마스터가 필수적이며, 본 연구에서는 deep-RIE 공정에 의해 실리콘 마스터를 제작하였다. 광도파로의 광손실과 직접 연관이 있는 실리콘 마스터의 측면 거칠기를 최소화하기 위해 deep-RIE 공정 수행 후, 온도 1050°C에서 H₂/O₂ 분위기하에 산화층을 각각 400 Å, 1000 Å, 3000 Å, 4500 Å, 5600 Å 및 6200 Å 두께로 형성하였으며, 곧바로 NH₄F:HF=6:1 BOE를 사용하여 산화층을 제거하였다. 제작된 마스터의 측면 거칠기를 SPM-AFM을 이용하여 측정하였으며, 측면 거칠기가 scallop 부분의 경우, 산화층 형성과 제거 후, 12nm (RMS)에서 최소 약 6nm (RMS)로 개선되었으며, vertical striation 부분은 162nm (RMS)에서 최소 39nm (RMS)로 개선됨을 확인하였다.

주제어 : 핫엠보싱, 고분자 광도파로, 실리콘 마스터, 깊은 반응성 이온식각, 열산화

Abstract

Hot embossing master is indispensable for the fabrication of polymeric optical waveguides using hot embossing technology. Sidewall roughness of silicon master is directly related to optical loss of optical waveguides. In this paper, a silicon master was fabricated by using a deep-RIE process. Additionally, thermal oxidation followed by oxide removal was carried out to minimize etched Si sidewall roughness. Thermal oxidation and oxide removal were performed with H₂/O₂ atmosphere at 1050°C and NH₄F:HF=6:1 BOE, respectively, for the oxide thickness of 400 Å, 1000 Å, 3000 Å, 4500 Å, 5600 Å and 6200 Å. The sidewall roughness was characterized by SEM and SPM-AFM measurements. We found that the roughness was improved from 12nm (RMS) to 6nm (RMS) for the scalloped sidewall and from 162nm (RMS) to 39nm (RMS) for the vertical striation sidewall, respectively.

Key Words : Hot embossing, Polymeric optical waveguides, Silicon master, Deep-RIE, Thermal oxidation

* E-mail : cgchoi@etri.re.kr

1. 서 론

핫엠보싱 (Hot embossing) 기술은 고분자 기반의 광, 바이오 및 나노 소자에 직접 적용이 가능한 초미세 고분자 구조물을 저가격 및 대량생산이 가능하게 제작하는데 매우 유용한 방법으로 대두되고 있다 [1]. 핫엠보싱 기술은 고분자, 특히 열가소성 고분자의 유리전이온도 (Glass transition temperature, T_g)를 이용한 성형 공정이라고 할 수 있다. 그림 1은 hot embossing 공정에 의해 고분자 미세구조를 제작하는 과정을 나타내고 있다.

- (a) 고분자를 가열이 되는 기판 위에 장착하여 고분자의 유리전이온도 이상으로 가열한다. 이때 고분자는 주로 열가소성 고분자를 사용한다.
- (b) 가열과 동시에 성형마스터를 사용하여 압력을 가면서 눌러준다.
- (c) 적당한 시간동안 눌러준 후 유리전이온도 이하로 냉각하고,
- (d) 성형마스터를 들어올려 고분자와 성형마스터를 분리한다.

이상의 공정과정을 통해 광도파로와 같은 고분자 미세구조를 제작할 수 있다.

성형공정에 사용되는 금형 (Mold) 즉, 엠보싱 마스터 (Embossing master)는 핫엠보싱 공정에 의해 초미세 구조물을 제작하는데 필수적이며, 실리콘 웨이퍼 상에 습/건식 식각을 이용하여 제작되는 실리콘 마스터 (Silicon master)와, LIGA (Lithography, Eletrodeposition, Molding의 독일어 약자)를 이용하여 제작되는 금속 nickel 마스터로 크게 분류된다 [2].

마이크로 광소자를 제작하기 위해 deep reactive ion etching (Deep-RIE) 기술을 사용하여 실리콘 마스터를 제작한 연구가 여러 학자에 의해 보고되었다 [3,4]. Deep-RIE 공정은 등방성 식각과 sidewall passivation 및 이온 폭격 (Ion bombardment)에 의한 passivation 바닥면 제거 등의 연속적인 공정에 의해 수행되며, 이 공정은 일반적으로 측면에 물결 형태의 scallop이 주기적으로 생겨 표면 거칠기가 커지는 단점이 있으나, 수십~수백 μm 의 깊이가 요구되는 식각의 경우에는 매우 유용하다. Multi-step passivation 및 etching 연속 공정, thermal oxidation

및 oxide층 제거의 연속공정 등에 의해 실리콘 마이크로 미러의 제작, gas chopping에 의한 sidewall ripple 제거 등에 대한 연구도 보고되었다 [5-7].

광소자의 경우, 매우 매끄러운 표면을 갖는 것이 무엇보다 중요하며, 표면 거칠기는 $\lambda/10$ 를 초과하지 않아야 한다. 광도파로 소자의 표면 거칠기는 빛의 산란을 야기하며, 광도파로의 광손실에 직접 영향을 미친다. 엠보싱 마스터에 의해 성형되는 광도파로의 표면 거칠기는 엠보싱 마스터의 표면 거칠기에 의해 결정이 되므로, 엠보싱 마스터의 표면, 특히 측면거칠기 (Sidewall roughness)를 최소함으로써 광도파로의 광손실을 줄일 수 있다.




그림 1. 핫엠보싱 공정 흐름도.

본 논문에서는 deep-RIE 공정 후 열산화 (Thermal oxidation) 및 산화층 제거(Oxide removal)를 통해 실리콘 엠보싱 마스터의 표면 및 측면 거칠기를 최소화하기 위한 열산화 영향에 대해 기술하였다. 측면 거칠기를 분석하기 위해 SEM 및 SPM (Scanning Probe microscope)-AFM (Atomic force microscope)을 사용하여 측정하였다.

2. 실험 방법

그림 2는 실리콘 마스터를 제작하는 공정 흐름도를 나타내고 있다. (100) 실리콘 웨이퍼 위에 photo-resist (PR)를 스핀 코팅하고, optical aligner (MA-6)를 사용하여 photo mask의 패턴이 PR에 전사되도록 ultra-violet (UV) 노광을 한 후, 현상액을 사용하여 패턴을 현상하였다. 그리고 PR를 마스크




그림 2. 실리콘 마스터 제작공정 흐름도.

로 하여, deep-RIE 식각을 하였다. 이때 식각 속도는 $1.2 \mu\text{m}/\text{min}$ 이었으며, 식각 gas와 gas량은 각각 etch 시 SF₆ (130 sccm), O₂ (20 sccm)와 passivation 시 C₄F₈ (85 sccm)이었다.

Deep-RIE 식각을 수행한 후, SEM과 AFM을 이용하여 측면의 상태와 거칠기를 측정하였다. 측면 거칠기를 최소화하기 위해 산화층 형성 및 습식 식각에 의한 산화층 제거 (Oxide removal)를 하였다. 산화층 두께는 1050°C에서 H₂/O₂ 분위기하에 400 Å, 1000 Å, 3000 Å, 4500 Å, 5600 Å 및 6200 Å로 각각 형성하였으며, 곧바로 NH₄F:HF=6:1 BOE (Buffered oxide etchant) 습식 식각을 수행하여 산화층을 제거하였다. 측면 거칠기를 AFM으로 측정하기 위해 식각된 면을 다이아몬드 칼을 이용하여 절라서, 측면이 다른 웨이퍼의 평면에 수평이 되도록 부착하였




그림 3. Deep-RIE에 의해 제작된 실리콘 마스터.

다. 각각의 측면을 SPM-AFM (PSIA)을 이용하여 측정하였으며, 이때 scan rate는 0.3Hz, gain은 3, 최대 측정영역 (Frame size)의 크기는 $10 \mu\text{m} \times 10 \mu\text{m}$ 이었다. 측정된 sidewall roughness를 측정영역의 크기를 달리하여 그래프로 나타내었다.

3. 결과 및 고찰

그림 3은 deep-RIE에 의해 제작된 직선형 광도파 구조를 갖는 핫엠보싱용 실리콘 마스터를 보여주고 있다. 광도파로 구조는 사각형 형태를 가진다. 그림 4는 deep-RIE에 의해 제작된 실리콘 마스터의 측면 SEM 사진이다. 그림 5는 그림 4의 지역에서 관찰한 실리콘 마스터의 측면 부분을 SPM-AFM을 이용하여 측정한 3차원 결과이다. 측면의 윗부분은 깊은 수직 줄무늬 (Vertical striation)를 나타내고 있으며, 중간부터 아래 부분은 scallop 형태를 보이고 있다. Scallop sidewall은 passivation과 isotropic etch의 반복에 의해 생기며, sidewall roughness (RMS)는 12nm이며, peak-to-peak sidewall roughness는 70nm로 측정되었다. 측면의 vertical striation의 sidewall roughness (RMS)는 162nm이며, peak-to-peak sidewall roughness는 726nm로 측정되었다. 이러한 수직 줄무늬는 뒤에서 thermal oxidation과 산화층 제거 공정을 통해서 sidewall roughness (RMS)는 50nm 이하로, peak-to-peak sidewall roughness는 250nm 이하로 개선됨을 확인하였다. 이것은 photo-mask를 통해 노광된 PR의 측면이 식각된 마스터의 측면에 깊은 수직 줄무늬 형태로 옮겨져 생긴 것으로 판단된다. SiO₂와 같은 hard mask를 사용할 경우 이런 문제를 줄일 수 있다 [8].




그림 4. Deep-RIE에 의해 제작된 실리콘 마스터의 측면 SEM 사진.




그림 5. 그림 4의 지역에서 관찰한 실리콘 마스터의 측면 SPM-AFM 측정 결과(윗 사진 : Scalloped sidewall, 아래 사진 : Vertical striation sidewall).




그림 6. 산화층 제거 공정 후의 산화층의 두께에 따른 실리콘 마스터의 측면 SEM 사진들 (400 \AA , 1000 \AA , 3000 \AA , 4500 \AA , 5600 \AA 및 6200 \AA).

그림 6은 산화층 제거 공정 후의 산화층의 두께에 따른 실리콘 마스터의 측면을 SEM을 이용하여

관찰한 사진이다. 깊은 수직 줄무늬와 scallop 부분의 길이는 각각 다르나, 모두 같은 측면 양상을 나타내고 있다. 그럼 7은 산화층 제거 공정 후의 산화층의 두께에 따른 실리콘 마스터의 scallop 부분의 측면 거칠기를 SPM-AFM을 이용하여 측정한 결과를 측정영역의 크기를 달리하여 그래프로 나타낸 것이다. 같은 조건의 두께에서 측정영역이 작을수록 sidewall roughness도 작게 측정되는 것을 나타내고 있다. 그리고 산화층의 두께가 증가할수록 sidewall roughness는 점점 개선되는 것으로 알려져 있다 [6]. 본 실험에서는 산화층의 두께를 400 \AA , 5600 \AA , 6200 \AA 로 형성하고, 형성된 산화층을 제거한 경우에는 실제 deep-RIE만 수행한 경우와 비슷한 측면 거칠기인 $12\sim14\text{ nm (RMS)}$ 수준을 나타냈으며, 산화층을 1000 \AA , 3000 \AA , 4500 \AA 로 형성하고, 습식 식각으로 형성된 산화층을 제거한 경우에, 측정 영역을 $5\text{ \mu m} \times 5\text{ \mu m}$ 로 하였을 때, 측면거칠기가 $6\sim10\text{ nm (RMS)}$ 수준으로 개선됨을 확인하였다. 산화층 형성 후 산화층 제거 공정을 통하여 sidewall roughness가 개선됨을 확인하였으나, 산화층 두께의 증가에 따른 sidewall roughness이 선형적으로 개선되는 것을 확인하기가 어려웠다. 이것은 deep-RIE 공정시 PR 측면의 영향에 의해 형성되는 vertical striation의 sidewall이 scallop 부분에도 영향을 주는 것으로 판단되며(그림 5의 윗 사진에서 짙은 색으로 나타나는 부분이 vertical striation의 영향에 의해 생긴 것이다.), 산화층 형성 및 제거 공정 후에도 sidewall roughness에 영향을 미치는 것으로 판단된다.




그림 7. 산화층 제거 공정 후의 산화층의 두께에 따른 scallop 지역의 측면 거칠기를 SPM-AFM으로 측정한 결과치의 비교.

표 1. 산화층 제거 공정 후의 산화층의 두께에 따른 vertical striation 지역의 측면 거칠기를 SPM-AFM으로 측정한 결과치의 비교.

Thickness [Å]	Sidewall roughness (RMS) [nm]	Peak-to-peak sidewall roughness [nm]
0 (only DRIE)	162	726
400	55	270
1000	51	256
3000	53	259
4500	57	289
5600	63	341
6200	39	199

표 1은 산화층 제거 공정 후의 두께에 따른 실리콘 마스터의 vertical striation 부분의 측면 거칠기를 SPM-AFM을 이용하여 측정한 결과를 RMS과 peak-to-peak으로 구분하여 결과치를 비교한 것이다. Scalloped 부분의 sidewall roughness와는 달리 산화층을 가장 두껍게 형성하고, 형성된 산화층을 제거한 6200Å의 경우에, deep-RIE만 사용하여 제작한 실리콘 마스터의 측면 거칠기와 비교하여 162nm (RMS)에서 39nm (RMS)로 개선되었으며, peak-to-peak은 726nm (RMS)에서 199nm (RMS)로 개선됨을 확인하였다. 그러나 vertical striation 부분에서도 산화층 두께의 증가에 따른 sidewall roughness이 선형적으로 개선되는 것이 분명하지 않았으며, scalloped 부분의 경우와 마찬가지로 PR의 측면거칠기가 직접 영향을 주어 sidewall roughness의 변화가 생기는 것으로 판단되며, 산화층 형성 및 제거 공정 후에도 sidewall roughness에 영향을 미치는 것으로 판단된다. 이와 같은 PR의 영향에 의해 생기는 vertical striation sidewall을 줄이기 위해 측면 거칠기가 개선된 photo-mask를 사용하는 것이 필요할 것으로 판단된다.

4. 결 론

실리콘 마스터의 측면 거칠기를 최소화하기 위해 deep-RIE 공정 후, 온도 1050°C에서 H₂/O₂ 분위기하에 산화층을 각각 400 Å, 1000 Å, 3000 Å, 4500 Å,

5600 Å 및 6200 Å 두께로 형성하였으며, 곧바로 NH₄F:HF=6:1 BOE를 사용하여 산화층을 제거하였다. 제작된 마스터의 측면 거칠기를 SPM-AFM을 이용하여 측정하였으며, 측정 영역을 5 μm × 5 μm로 하였을 때 측면 거칠기가 scallop 부분의 경우, 산화층 형성과 제거 후, 12nm (RMS)에서 최소 약 6nm (RMS)로 개선되었으며, vertical striation 부분의 경우는 162nm (RMS)에서 최소 39nm (RMS)로 개선됨을 확인하였다.

광도파로의 경우, 표면 전체의 거칠기가 균일한 것이 매우 중요하므로, 마스터 측면의 vertical striation 부분의 거칠기를 scallop 부분의 수준으로 개선하기 위한 습식 식각과 같은 후공정 연구가 필요하다.

후 기

본 연구는 국가지정연구실사업의 연구비 지원(과제번호: 2000-N-NL-01-C-272)에 의해 수행되었습니다.

참 고 문 헌

- [1] M. Hecke, W. Bacher, K. D. Müller, Microsystem Technologies **4**, 122 (1998).
- [2] L. Lin, Y. T. Cheng, C. J. Chiu, Microsystem Technologies **4**, 113 (1998).
- [3] D. Nilsson, S. Jenson, and A. Menon, J. Micromech. Microeng. **13**, S57 (2003).
- [4] Y. Li, S. Minoru, and H. Kazuhiro, Optics and Lasers in Engineering, in Press (2003).
- [5] M. Chablot, Y. Sakai, T. Matsura, and K. Tsutsumi, Microsystem Technologies **6**, 86 (2000).
- [6] W. H. Juan and S. W. Pang, J. Vac. Sci. Technol. B **14**, 4080 (1996).
- [7] B. Volland, F. Shi, P. Hudek, H. Heerlein, and I. W. Rangelow, J. Vac. Sci. Technol. B **17**, 2768 (1999).
- [8] A. A. Ayon, R. L. Bayt, and K. S. Breuer, Smart Mater. Struct. **10**, 1135 (2001).