• 한국전자파학회논문지
• /
• 제15권9호
• /
• pp.848-855
• /
• 2004

본 논문에서는 긴 코드 DS/CDMA DMB 하향링크 시스템에서의 신호공간에 기초한 새로운 채널추정기법을 제안한다. 신호공간과 잡음공간과의 직교성을 이용하는 종래의 부분공간 방식과는 달리 신호공간만을 이용하여 채널응답을 추정할 수 있다. 신호공간만을 이용하므로 제안된 기법은 종래의 부분공간 방식에서의 연산복잡도 문제를 해결할 수 있고 따라서 실제 구현 가능한 적절한 사이즈의 공분산 행렬로 부분공간 분석을 통한 채널추정기법에 사용될 수 있다. 논문을 통하여 제안된 기법과 관련된 수식을 도출하고 시뮬레이션 및 수치결과를 통해 제안된 기법의 유효성을 보인다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.581-584
• /
• 2002

본 논문은 CIS를 이용한 문서의 전자문서화 또는 OMR, OCR 인식에 적합한 고속 스캐너스케닝시스템 설계 및 구현에 관한 연구이며 설계기법은 CIS스케닝 센서를 고정한 상태에서 스텝모터를 이용한 기구적 조사방식을 적용하였다. 최적화 시스템을 구현하기 위해 전용의 영상처리프로세서를 사용하였다. 센서를 통해 피딩 스텝단위의 라인 당 입력된 데이터는 시스템 메모리에 저장되고 스케닝 종료위치에 이르면 페이지 당 보관된 메모리의 데이터는 USB 인터페이스 방식을 이용하여 PC로 전송하도록 설계하였다. 구현된 시스템은 소형이며 최대 A4 사이즈의 이미지 스케닝이 가능하고 이미지 스케닝 시스템 처리속도는 초당 300mm를 유지한다. 인식률은 OCR과 바 코드에서 98%이다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.50-57
• /
• 2009

본 논문에서는 H.264/AVC 영상 압축 기술에서 영상데이터의 통계적 중복성을 제거하기 위한 CAVLC의 하드웨어 복호기 구조를 제안한다. 기존의 CAVLC 하드웨어 복호기는 4단계에 걸쳐 5가지 코드를 복호한다. 복호과정에서 각 단계 전환시 불필요한 유휴 사이클이 포함되어 복호기의 성능을 저하시키고 또한 가변길이의 코드 복호과정 중 유효비트길이 계산 과정에서도 불필요한 유휴 사이클을 포함한다. 본 논문에서는 이러한 유휴 사이클을 효과적으로 제거하기 위한 하드웨어 구조를 제안한다. 첫 번째로 복호된 코드를 저장하는 불필요한 버퍼를 제거하여 파이프라인 구조를 효율적으로 개선하고 두 번째로 유효비트길이를 계산하는 과정에서 연산 및 제어를 단순화하는 쉬프터 구조를 제안한다. 제안된 방법을 적용한 결과 하나의 매크로 블록을 처리하는데 평균적으로 89사이클만을 소모한다. 기존 방식에 비하여 29% 가량 성능이 향상됨을 확인하였다. 제안된 구조를 0.18um CMOS 공정을 적용하여 합성하였을 경우 최대 동작 주파수는 140Mhz이며 게이트 크기는 11.5K이다. 기존 방식에 비해 사이클 수는 적게 소모하면서도 적은 회로 사이즈를 구현하여 저전력 동작이 가능하다.

• 한국멀티미디어학회논문지
• /
• 제12권3호
• /
• pp.427-435
• /
• 2009

사용자들은 웹 콘텐츠의 세부 내용단위인 메뉴, 로그인, 뉴스, 동영상 등 다양한 아이템에서 자신이 홍미있는 아이템을 찾아 읽고 아이템에 연결된 하이퍼렁크를 클릭한다. 모바일 디바이스처럼 작은 스크린에서는 데스크탑 기반의 웹 콘텐츠를 동시에 보여주기 힘들어 사용자는 좌우 또는 상하 스크롤링을 통해 아이템을 찾아 헤매는 검색의 불편함이 발생한다. 사용자가 자주 사용하거나 또는 원하는 아이템을 찾아 먼저 표현하여 모바일 인터페이스 조작의 불편함을 감소시킬 수 있다. 그러기 위해 웹 콘텐츠는 세부 내용단위인 아이템 별로 세그먼트되어야 한다. 기존 대부분의 세그먼트 알고리즘들은 웹 콘텐츠의 HTML 코드와 모바일 사이즈에 기반하여 세그먼트하고 있어 다양한 아이템들이 구조적으로 더욱 복잡하게 형성되고 있는 현대의 웹 콘텐츠에서 내용 단위인 아이템 블록으로 세그먼트하는데 여러 어려움이 있다. 본 논문에서는 데스크탑 웹 콘텐츠에서 내용 단위에 기반한 아이템 블록 추출을 위한 세그먼트 알고리즘을 제안한다.

• 융합신호처리학회논문지
• /
• 제11권3호
• /
• pp.244-249
• /
• 2010

차세대 멀티 레벨 셀 플래시 메모리들을 위해 복잡도가 낮은 에러 정정 코드 구현에 대한 요구가 커지고 있다. 일반적으로 부 표현 (sub-expression) 들을 공유하는 것은 복잡도와 칩 면적을 줄이기 위한 효과적인 방법이다. 본 논문에서는 직렬 선형 귀환 쉬프트 레지스터 구조를 기반으로 부 표현들을 이용한 저 복잡도 m-비트 병렬 BCH 인코더 구현 방법을 제안한다. 또한, 부 표현들을 탐색하기 위한 일반화된 방법을 제시한다. 부 표현들은 패리티 생성을 위해 사용하는 행렬(생성 행렬, generator matrix)의 부 행렬 (sub-matrix)과 다른 변수들의 합과의 행렬 연산에 의해 표현된다. 부 표현들의 수는 개로 한정되며, 탐색된 부 표현들은 다른 병렬 BCH 인코더 구현을 위해 공유되어질 수 있다. 본 논문은 구현 과정에서 다수의 팬 아웃에 의해 발생하는 문제점(지연)의 해결이 아닌 복잡도(로직 사이즈) 감소에 그 목적이 있다.

• 디지털융복합연구
• /
• 제8권1호
• /
• pp.93-107
• /
• 2010

본 연구는 소프트웨어 개발과 성과에 대한 연구를 조사하였다. 소프트웨어의 생산성과 품질 성과 크게 두 측면으로 조사되었다. 소프트웨어에 대한 기존 연구를 통하여 많은 연구들이 진행되어 왔지만 생산성과 품질에 대한 전체적인 영향요인을 포괄적으로 다룬 연구는 매우 적은편이다. 본 연구는 20개국에서 13년 동안 수행된 프로젝트의 성과를 대상으로 영향요인을 조사하였다. 영향요인은 다음과 같다. 소프트웨어 개발 형태, 개발 플랫폼, 개발 기술, 개발 언어, DBMS, 방법론, 방법론 획득 방식, CASE 툴, 총 개발투입 시간, 인적자원 참여 수준, 최대 팀 사이즈가 조사되었다. 본 연구결과 펑션 포인트, 코드 라인 수, 소프트웨어 결함(치명적, 중요, 작은)각 품질과 생산성을 대표하는 변수로 측정되었고 제시된 영향요인과 관련이 있음이 조사되었다. 따라서 소프트웨어 개발에 있어 성과와 품질에 영향을 미치는 요인들이 각각 틀리며 이와 같은 이유 때문에 개발에 참여한 소프트웨어 개발자들은 두 가지 측면에 요인을 균형있게 고려해야 할 것이다.

• 한국전자파학회논문지
• /
• 제27권2호
• /
• pp.220-223
• /
• 2016

본 논문에서는 캐스코드(cascode) 구조에 트랜지스터를 추가하여 잡음 특성을 유지하면서 높은 선형성을 갖는 저잡음 증폭기 구조를 제안하고 설계하였다. 제안한 구조는 트랜지스터의 사이즈 최적화를 통해 잡음원을 최소화 했으며, 전류원분리(current bleeding) 효과를 주어 선형성을 개선하였다. 저잡음 특성에 유리한 $0.5{\mu}m$ pHEMT 공정을 이용해 제작된 저잡음 증폭기는 1.8~2.6 GHz의 동작 대역에서 30.8 dBm의 $OIP_3$, 15.0 dB의 이득, 1.1 dB의 NF, 11.6 dB/10.4 dB의 입출력 반사 손실 특성을 보였다.

• 한국통신학회논문지
• /
• 제35권1B호
• /
• pp.95-105
• /
• 2010

IEEE 802.15.4는 물리 계층(PHY)과 매체 접근 계층(MAC)을 정의하는 표준으로서, 저속도 무선 개인 통신망(Low Rate Wireless Personal Area Networks, LR-WPANs)을 위한 표준 중 하나이다. IEEE 802.15.4 프로토콜은 장치간의 저가격, 저속도 유비쿼터스 통신을 지향하기 때문에 PHY/MAC의 구현에 있어서 고도화된 최적화가 중요한 요구사항이라 할 수 있다. 최근 IEEE 802.15.4 MAC 프로토콜의 성능 분석에 대한 많은 연구가 진행되었으며, 이를 반영하여 송수신기는 가격 및 성능의 장점이 있는 SoC로 구현되는 추세이다. 이러한 구현 과정에서 CSMA-CA 및 MAC 프레임의 처리와 같은 표준에서 명시한 MAC의 세부 기능들은 성능의 향상을 위해 하드웨어 지향의 Low-MAC과 이를 이용한 소프트웨어 기반의 상위 MAC으로 구현된다. 본 논문은 IEEE 802.15.4 LR-WPAN의 물리계층과 매체 접근 계층 간의 최적화를 위해 Hardwired Low-MAC (HL-MAC)과 상태 기계 (State Machine)를 통해 작은 코드 사이즈와 향상된 에너지 효율을 갖는 최적화 프로토콜을 구현방법을 제안하고자 한다.

• 대한전자공학회논문지SP
• /
• 제38권5호
• /
• pp.486-497
• /
• 2001

본 논문에서는 프로그램 가능한 하드웨어 장치에서 영상 처리를 효율적으로 수행하기 위한 새로운 메모리 어드레스 지정 방법(addressing mode)을 제안한다. 기존의 어드레스 지정 방법은 음성과 같은 일차원적인 형태의 데이터 처리에 적합한 반면, 제안된 메모리 어드레스 지정 기법은 영상 데이터의 이차원적인 특성을 고려한 새로운 메모리 어드레스 지정 기법이다. 제시된 기법은 기존의 메모리 구조를 바꾸지 않으면서도 이차원 데이터의 위치를 표시할 수 있는 두개의 오퍼랜드를 입력으로 메모리에 저장된 영상데이터 값을 처리는 명령어이다. 이차원적인 특성을 지니는 새로운 메모리 어드레스 지정 기법은 다음과 같은 장점을 지닌다. 먼저, 기존 하드웨어에서 여러 명령어에 걸쳐 수행해야 할 작업을 통합함으로써, 수행해야 할 프로그램의 코드 사이즈를 줄여 하드웨어의 성능을 높임과 동시에 근래 무선 응용 분야에서 요구되는 저전력 동작을 가능하게 한다. 아울러, 영상 데이터가 가지는 이차원적인 특성을 그대로 반영하므로, 사용자가 보다 쉽게 어셈블러를 통해 어플리케이션을 프로그램 할 수 있다. 이와 같은 이차원적인 메모리 어드레스 지정 기법은 각종 DSP, media processor, 그래픽 장치 등에 이용될 수 있다. 본 논문에서는 이러한 이차원 메모리 어드레스 지정 기법의 개념을 제안함과 동시에, 이를 효율적으로 구현하기 위한 하드웨어 구조를 제시한다.

• 정보처리학회논문지A
• /
• 제16A권6호
• /
• pp.443-452
• /
• 2009

32비트 아키텍처가 현대 마이크로프로세서의 표준이 되어가고 있음에도 불구하고 작은 사이즈와 적은 파워 소모량을 우선시 하는 저가의 프로세서에서는 여전히 16비트 아키텍처가 사용되고 있다. 그러나 16비트 아키텍처는 특정 애플리케이션을 위한 특별한 명령어들을 추가할 만 한 충분한 인코딩 공간이 제공되지 않는 결정적인 단점을 가지고 있다. 이것을 극복하기 위해 기존의 많은 아키텍처에서 일반적이지 않은 다양 한 어드레싱 모드들을 수용하기 위한 직교적이지 않으면서(non-orthogonal) 불규칙한 명령어 셋이 사용되었다. 일반적으로 직교적이지 않은 아 키텍처들은 최적의 코드를 생성하기 위해서 매우 정교한 컴파일러 기술을 요구하는 경향이 있기 때문에 컴파일러에 지향적이지 않는 것으로 간주된다. 이전에 우리는 이런 문제를 해결하기 위해 새로운 어드레싱 모드인 DIAM (dynamic implied addressing mode)을 사용하는 컴파일러 지향적 프로세서를 제안하였다. 이 논문에서는16비트 프로세서에서 우리의 애플리케이션들을 위해 더 많은 인코딩 공간을 제공하였던 DIAM을 사용하는 아키텍처를 설명하고, 그것을 보완하여 성능이 더욱 개선된 아키텍처에 대하여 설명할 것이다. 우리의 실험에서 제안된 아키텍처는 기존의 아키텍처에 비해 평균적인 성능을 11.6% 증가시켰다.