• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 학술대회 논문집 정보 및 제어부문
• /
• pp.361-363
• /
• 2005

본 논문에서는 MPEG-4 Version2 Audio 표준에 근거하여 낮은 연산부담을 갖는 독자적인 엘고리즘을 적용한 MPEG-4 BSAC Audio 디코더를 개발하였다. 개발된 BSAC 디코더는 32bit RISC 구조를 갖는 Intel Xscale Processor 기반 시스템에 최적화하여 구현 및 평가를 수행하였다. 수행속도 증가 및 연산 정밀도 향상을 위해 각 기능 블록별 기능 및 구현 원리 연구와 32 bit 연산 구조를 파악하여, 이를 고정소수점 연산 구조로 구현함으로써 성능을 향상시켰다. 유한비트에 따른 오차 영향을 최소화하기 위해 데이터의 표현 범위에 대한 연구를 통해 근사한 오차를 최소화 하여 연산 정밀도를 향상 시키고자 하였다. 비선형 양자화기 및 filter bank 등 상대적으로 높은 연산 부담을 갖는 기능 블록은 Table look-up, 보간법, 지수연산 제거, pre/post scrambling 기법 등을 적용하여 최적화 하였다. 최종적으로 개발된 BSAC 디코더는 32 bit 연산 구조의 X-scale 프로세서를 탑재한 Development Board와 WindowsCE OS로 구성된 타겟 system에 이식하여 performance 평가하였으며, 높은 연산 정밀도 및 다른 수행속도를 확인할 수 있었다. 주관적인 청각 평가에서도 MPEG-4 reference 디코더와의 음원의 차이가 거의 없음을 확인하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 춘계학술발표대회
• /
• pp.660-663
• /
• 2014

스마트폰의 등장과 스마트폰의 기능을 풍부하게 만드는 앱이 제공됨에 따라 우리는 유용한 기능을 일상 생활에서 매우 쉽게 사용할 수 있게 되었다. 이러한 앱은 대부분 SQLite 라는 단순한 DBMS 를 통해 데이터를 저장하고 관리한다. 하지만 SQLite 는 임베디드 장치의 DBMS 라는 초기 목표를 위해, 그리고 특허 등의 라이선스 문제로 인해 다소 단순한 시스템으로 설계 되었다. 하지만 처음 목표 했던 임베디드 시스템에 비해 스마트폰의 높은 성능에서는 SQLite 의 단순한 구조가 오히려 성능저하를 일으킨다. 사용자경험의 증가를 위해 SQLite 의 성능을 향상시키는 연구가 필요하며, 이를 위해 SQLite 의 질의 성능을 분석하는 연구가 필요하다. 본 논문에서는 SELECT, DELETE, INSERT, UPDATE 등의 단순 질의의 성능을 실제 스마트폰에서 측정하고, 이를 CPU 연산과 I/O 연산으로 나누어 분석한다. 이러한 분석결과 SQLite 의 SELECT 질의는 CPU 연산에 큰 영향을 받으며 읽기연산은 리눅스 커널에서 제공하는 기능으로 인해 높은 성능을보인다. 다른 질의의 경우 쓰기연산이 포함되어 있으며 전체 질의처리시간에서 80% 에서 95% 정도가 쓰기연산 시간이다. 따라서 효율적인 CPU 연산을 통해 CPU 연산시간을 줄이고 리커버리 시스템과 같은 쓰기연산에 영향을 미치는 모듈에 대한 연구가 필요하다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제26권1호
• /
• pp.25-39
• /
• 1999

지리 정보 시스템에서 공간 분석을 위해 사용되는 중요한 연산인 공간 조인은 대상이 되는 공간 객체의 수가 증가함에 따라서 연산 시간이 지수적으로 증가하는 특징을 가지고 있다. 그러므로 다량의 공간 데이터에 대해서 공간 연산시간을 줄이기 위한 병렬처리가 필요하다. 이 논문에서는 비겹침 정규분할 방식의 사분트리를 이용한 공간 조인 알고리즘을 제시하고 MIMD 구조 및 공유 디스크 방식의 병렬 처리시스템에 적용하여 성능을 평가한다. 사분트리를 이용한 공간조인 방법으로서 중복 표현된 공간객체를 줄이기 위한 사분면(quadrant)의 병합 방법,영역 제한을 통해 연산 대상 객체를 줄이기 위한 사분면의 분할 방법, 그리고 병합 및 분할 방법을 혼용하여 공간 조인 연산의 숫자를 최소화하는 혼합 방법을 제시한다. 실험 평가에서는 각 방법들을 병렬 처리 시스템에 적용하여 여과단계 및 정제단계에서의 연산량과 수행 시간을 통해 성능을 비교 평가한다. 실험결과, 여과 단계에서는 분할 방법이 가장 우수했지만, 정제 단계에서는 병합 방법이 가장 우수했다. 따라서 전체적인 고려할 때 두 방법의 장점을 수용한 혼합 방법이 가장 우수한 성능을 나타냈다.

• 한국정보처리학회논문지
• /
• 제2권1호
• /
• pp.75-80
• /
• 1995

이 논문에서는 데이타 통신에서 발생되는 오류를 정정하기 위해 많이 사용되고 있는 RS 부호의 3항 기약다항식에서 새로운 Trace연산 알고리즘에 대해 고찰한다. 이 방법은 기존의 방법에 비해 Trace을 간단한 연산으로 구할 수 있다. 이 새로운 알고리 즘은 복잡한 연산을 피함으로써 연산시간을 줄일 수 있고, 복호화 과정을 간략히 할 수 있어서, 같은 정도의 데이터 신뢰도를 얻는데 효과되는 노력을 감소시킬 수 있다. 새로운 Trace 연산 알고리즘과 기존의 Trace 정의에 따른 방법은 SUN SPARC2 workstation상에서 C-언어로 구현한 결과를 비교, 분석하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (B)
• /
• pp.131-133
• /
• 2000

이 논문에서는 다차원 색인 구조에서 질의를 지연시키는 주된 요인인 노드 분할연산과 MBR(Minimun Bounding Regions)변경 연산에 대해 효율적으로 대처하는 동시성 제어 기법을 제안한다. 분할 시 탐색이 지연되는 시간을 최소화 하기 위해 대부분의 과정에서 질의와 호환되는 공유 래치를 획득한 후 수행하고 분할이 발생된 노드에 엔트리들이 복사되는 동안만 배타 래치를 획득하는 방법을 사용한다. MBR 변경 연산의 동시성을 높이기 위해 부분적인 잠금 결합을 사용한다. 즉, MBR 변경 연산중 주로 발생되는 MBR이 증가되는 삽입연산은 잠금 결합을 수행하지 않고, 감소되는 삭제 연산만 잠금 결합을 수행한다. 또한 성능 평가를 통하여 제안된 동시성 제어 기법이 GiST의 동시성 제어 알고리즘에 비해 처리율 관점에서 성능이 우수함을 보인다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2012년도 하계학술대회
• /
• pp.109-110
• /
• 2012

본 논문에서는 홀로그램을 실시간으로 생성하기 위하여 수정된 디지털 홀로그램(computer-generated hologram, CGH) 수식을 재정의 하여 3단계로 나누고 2차원 블록 단위 기반의 컴퓨터 생성 홀로그램 생성기의 하드웨어 구조를 제안하였다. 유효광원의 대한 z축 항에 대하여 연산하는 공통항 연산기와 x,y축을 연산하는 죄표값 연산기 마지막으로 각 화소의 대하여 연산하는 화소값 연산기로 이루어진 하드웨어를 제안하고 구현 하였다. 구현한 하드웨어는 $32{\times}32$ 중간 블록의 구조를 가질 때 기존 연구에 비하여 86%이상의 DSP블록을 줄일 수 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권10호
• /
• pp.861-867
• /
• 2000

최근 들어 계산분자생물학 분야에서 유전자 재배열 문제가 많은 관심을 끌고 있다. 특히 이러한 문제에는 전도(reversal)나 전치(transposition)와 같은 재배열 연산들이 사용되고 있다. 전도와 전치 두가지 연산을 모두 사용하는 정렬은 필요한 최소 연산 회수의 2배 이내의 연산 수행만으로 가능하다고 알려져 있다. 이 논문에서는 기존의 알고리즘을 분석하고 휴리스틱을 사용함으로써 실제 연산 수행 회수를 대폭 줄일 수 있음을 보였다. 또한, 기존의 알고리즘보다 간단한 새로운 알고리즘을 제시하고, 이 알고리즘과 휴리스틱을 같이 사용하는 경우 수행 시간과 실험적 근사비(approximation ratio)에 있어서 매우 효과적임을 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제4권4호
• /
• pp.94-100
• /
• 1999

본 논문은 흡필드 모델의 실수연산을 고속으로 수행할 수 있는 디지털 신경회로망의 구현에 관한 연구이다. 흡필드 모델［1］-［8］의 연산과정은 행렬-벡터의 연산으로 기술 할 수 있으며, 이 연산과정은 순환, 반복적으로 이루어지므로 어레이프로세서 구조로 설계하기에 적합하다. 또한, Look-up-Table(연산표)에 의하여 비선형 함수를 출력함으로써, 고속의 실수 연산을 수행할 수 있도록 설계하였다. 본 논문에서 제안한 방법은 현재 개발된 VLSI기술로 실현 가능하기 때문에 실제 신경회로망의 응용분야에 이용될 수 있을 것으로 기대된다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1995년도 종합학술발표회논문집
• /
• pp.173-182
• /
• 1995

모듈라 멱승(modular exponentiation) 연산은 암호학에서 기본적이고 중요한 연산이다. 그러나, 이는 다정도 정수(multiple precision integer)들을 다루기 때문에 그 연산시 간이 무척 많이 걸리므로 이를 단축시킬 필요가 있다. 모듈라 멱승 연산은 모듈라 곱셈(modular multiplication)의 반복으로서, 전체 연산시간을 단축시키기 위해서는 모듈라 곱셈의 수행시간을 단축시키거나, 모듈라 곱셈의 반복횟수를 줄이는 것이 필요하다. 본 논문에서는 모듈라 곱셈을 빠르게 수행하기 위한 알고리즘 두 개를 제안한다. 하나는 서로 다른 두 수의 모듈라 곱셈 알고리즘이고, 다른 하나는 모듈라 제곱을 빠르게 수행하는 알고리즘이다. 이 둘은 기존의 모듈라 곱셈 알고리즘들에 비해 각각 절반과, l/3가량의 단정도 곱셈(single-precision multiplication)만을 필요로 한다. 실제로 PC상에서 구현한 결과 각각 100%와 30%의 속도향상을 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 한국컴퓨터종합학술대회논문집 Vol.34 No.1 (B)
• /
• pp.427-431
• /
• 2007

플래시 메모리는 강한 내구성과 소형화, 대용량화라는 특성 때문에 임베디드 시스템 및 관련 기기에서 널리 사용되고 있다. 플래시 메모리는 지움 횟수 제한이 있고 제자리 업데이트 시 지움 연산이 선행되어야 한다. 또한, 쓰기 단위에 비해 지움 단위가 커서 연산시간이 많이 걸리며, 지움 대상 블록이 많은 경우에는 쓰기 연산 지연의 원인이 된다. 본 논문에서는 이러한 쓰기 연산 지연을 예방하기 위하여 쓰기 연산량에 따라 지움 연산을 제어하는 효율적인 가비지 컬렉션 기법을 제안하고, YAFFS에 구현하여 성능 평가를 하였다.