• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2012년도 춘계학술발표대회논문집
• /
• pp.336-339
• /
• 2012

본 논문에서는 비선형 MLCA(Maximum Length Cellular Automata)와 1D CAT(One-Dimensional Cellular Automata Transform)를 이용하여 의료 영상 암호화 방법을 제안한다. 암호화 방법은 먼저, Wolfram Rule 행렬에 의해 전이행렬 T를 생성한다. 그 후, 암호화하려는 원 영상에 생성된 전이 행렬 T를 곱하여 원 영상의 픽셀 값을 변환한다. 또한 변환된 원 영상을 여원 벡터 F와 XOR 연산하여 비선형 MLCA가 적용된 영상으로 변환한다. 다음, 게이트웨이 값을 설정하여 1D CAT 기저함수를 생성한다. 그리고, 비선형 MLCA가 적용된 영상에 생성된 1D CAT 기저함수를 곱하여 암호화를 한다. 마지막으로 키 공간 분석을 통하여 제안한 방법이 높은 암호화 수준의 성질을 가졌음을 검증한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(3)
• /
• pp.17-20
• /
• 2000

본 논문에서는 복잡한 카오스 신호를 발생시키는 HVPM(hyperchaotic volume preserving maps) 모델과 HVPM 모델의 구현회로를 제안한다. 랜덤 한 카오스 신호를 발생시키기 위하여 3차원 이산시간(discrete-time) 연산과 비선형 사상(maps)으로 모듈러(modulus) 함수를 이용하여 하이퍼카오스 신호를 발생시킨다. 그리고 HVPM 모델은 여러 가지 시스템 파라미터들을 변화시키면 다양한 카오스 신호를 발생시킬 수 있으며, 출력되는 카오스 신호는 비주기성을 갖게 된다. 이러한 특징을 갖는 HVPM 모델의 회로 구현을 위하여 2단 N형의 함수를 CMOS와 선형 연산증폭기 및 비교기를 이용하여 보드상에서 구현하여, 다양한 하이퍼카오스 신호를 확인할 수 있었다.

• 한국구조물진단유지관리공학회 논문집
• /
• 제15권1호
• /
• pp.77-84
• /
• 2011

연속보를 대상으로 한 재료비선형 전달행렬법을 제시하였으며, Gauss-Lobatto 적분법을 사용하여 보의 강성행렬로부터 전달행렬을 도출한다. 전달행렬법에서는 유한요소해석법과는 달리 각 절점의 자유도 수에 상관없이 일정한 미지값만을 가지게 되므로 선형해석뿐만 아니라 비선형해석에서도 빠른 연산속도를 보인다. 연속보에 대한 비선형 해석의 적용 예를 통한 비교 결과, 재료비선형 전달행렬법이 변위-모멘트, 변위-하중, 곡률-모멘트의 관계에서 유한요소해석법에 비해 효율적인 것으로 평가되었다.

• 융합신호처리학회논문지
• /
• 제14권4호
• /
• pp.249-254
• /
• 2013

아날로그 신호를 입력받아서 실시간으로 처리하기 위해서는 빠른 곱셈 연산회로와 고속 ADC(A/D converter) 회로가 필요하며 이를 위하여 Double-base Number System(DBNS)이 효과적인 것으로 알려져 있다. DBNS는 2와 3을 밑수로 이용하는 시스템으로서 이진 곱셈기와 비교할 때 곱셈 처리가 매우 빠르며, 칩 면적을 감소시킬 수 있으며, 저소비전력의 장점을 갖고 있다. 그러나 DBNS의 고유특성 때문에 변환오차가 발생하며, 디지털 필터의 구조로 인하여 오차가 연산결과에 누적되어 기존에 사용하던 2진수 방식에 비하여 차단 주파수의 S/N 특성이 저하되는 단점이 있다. 본 논문에서는 필터 계수에 대한 오차를 분석하여 ADC의 엔코더를 비선형으로 설계함으로써 DBNS의 누적오차를 상쇄시키는 방법을 제안하였다. 제안된 시스템은 엔코더 회로만이 수정되었으므로 DBNS의 장점은 그대로 유지된다. 제안한 ADC 엔코더가 비선형임에도 불구하고 -70dB의 차단 주파수 특성을 갖도록 설계한 FIR 필터와 비교하면, 기존의 DBNS 엔코더의 결과는 -35dB를 얻을 수 있었지만, 본 연구에서 제안된 비선형 DBNS 엔코더는 -45dB의 S/N로 -10dB의 향상을 이룰 수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권2호
• /
• pp.135-148
• /
• 2000

본 논문에서는 유전 알고리즘을 이용하여 다중프로세서 시스템을 위한 선형 스케쥴링 알고리즘을 제안하였다. 일반적으로 유전 알고리즘은 초기세대를 임의로 생성하기 때문에, 문제에 적합하지 않은 개체들의 영향으로 긴 천이시간과 느린 수렴속도를 갖는다. 제안된 알고리즘은 프로세서간의 통신비용을 고려하며, 초기세대를 생성할 때 현재 노드를 기준으로 직접 후임노드만을 동일 프로세서에 할당함으로써 선형 스케쥴링을 하게 되고, 교배연산과 변이연산에서도 기준 노드의 직접 전임노드나 직접 후임노드의 결합을 변화시킴으로써 선형성을 유지하게 된다. 선형 스케쥴링은 비선형에 비해 프로그램의 병렬성을 최대한 활용할 수 있을 뿐 아니라, 코오스 그레인(coarse grain) 방향성 비순환 그래프(directed acyclic graph: DAG)에서 항상 우수한 스케쥴ㄹㅇ 결과를 생성한다. 본 논문의 목적은 유전 알고리즘의 실시간 사용 가능성에 중점을 두었으며, 시뮬레이션 결과 제안된 알고리즘은 대부분의 DAG에서 50세대 내의 빠른 수렴속도를 나타내었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 학술대회 논문집 정보 및 제어부문
• /
• pp.361-363
• /
• 2005

본 논문에서는 MPEG-4 Version2 Audio 표준에 근거하여 낮은 연산부담을 갖는 독자적인 엘고리즘을 적용한 MPEG-4 BSAC Audio 디코더를 개발하였다. 개발된 BSAC 디코더는 32bit RISC 구조를 갖는 Intel Xscale Processor 기반 시스템에 최적화하여 구현 및 평가를 수행하였다. 수행속도 증가 및 연산 정밀도 향상을 위해 각 기능 블록별 기능 및 구현 원리 연구와 32 bit 연산 구조를 파악하여, 이를 고정소수점 연산 구조로 구현함으로써 성능을 향상시켰다. 유한비트에 따른 오차 영향을 최소화하기 위해 데이터의 표현 범위에 대한 연구를 통해 근사한 오차를 최소화 하여 연산 정밀도를 향상 시키고자 하였다. 비선형 양자화기 및 filter bank 등 상대적으로 높은 연산 부담을 갖는 기능 블록은 Table look-up, 보간법, 지수연산 제거, pre/post scrambling 기법 등을 적용하여 최적화 하였다. 최종적으로 개발된 BSAC 디코더는 32 bit 연산 구조의 X-scale 프로세서를 탑재한 Development Board와 WindowsCE OS로 구성된 타겟 system에 이식하여 performance 평가하였으며, 높은 연산 정밀도 및 다른 수행속도를 확인할 수 있었다. 주관적인 청각 평가에서도 MPEG-4 reference 디코더와의 음원의 차이가 거의 없음을 확인하였다.

• 전기의세계
• /
• 제10권
• /
• pp.83-88
• /
• 1963

Analog전자계산기는 그 해가 풀고저 하는 방정식의 특성곡선을 나타내는 특유한 성질을 가지고 있기 때문에 자동제어계의 설계 각종 Sinuclator 또는 공업분야의 전반에 걸쳐서 연구개발 및 설계에 크게 중요시된다. 이러한 중요성에 비추어서 우리손으로서의 시작의 가능성을 검토하였다. analog전자계산기의 구성요소중에서 가장 중요한 부분의 하나는 연산증폭기인데 외국의 기본형에 준하여 시중에서 손쉽게 구입할 수 있는 재료로서 시작하고 수차의 개량으로서 그 특성을 보상할 수 있었다. 시작품중에서 선형연산기에 대해서만 취급하고, 그 정도를 알기위한 예로서 주어진 연립미분방정식을 연산하여 그 해를 이론치에 비교하여 보았다.

• 한국항행학회논문지
• /
• 제22권2호
• /
• pp.154-162
• /
• 2018

원전 주요계통의 전자카드에는 열화상태를 평가하기 위한 곱셈기가 필요하며, 이것은 두 개의 입력신호를 곱하는 기능을 가진 것으로서 실제 신호처리를 할 때 곱셈의 정확성을 기하기가 어렵다. 곱셈기 회로에서 중요한 것은 곱셈값이 정확해야 된다는 것과 곱셈의 선형성이 완벽해야 한다는 것이다. 본 논문에서는 연산증폭기와 트랜지스터의 특성을 이용하여 선형성이 우수한 곱셈기를 개발하여 본 논문에서 제시하여 정당성을 입증하려 하였다. 이와 같은 개발회로로서 정확한 곱셈과 곱셈의 우수한 선형성을 확보하기 위해 반도체의 비선형적인 요인을 제거하도록 노력하였다. 개발된 회로의 우수성을 입증하기 위해 개발된 회로에 적합한 각종 부품값을 부여하여 시뮬레이션으로서 곱셈연산을 수행하였다. 시뮬레이션 결과로서 단계별로 출력파형을 보였으며, 논리적인 분석치와 측정치를 비교분석하였다. 이 방법은 기존의 방법들에 비하여 곱셈결과와 선형성이 우수하다는 것을 확인하였다.

• 한국통신학회논문지
• /
• 제28권5C호
• /
• pp.461-467
• /
• 2003

본 논문에서는 DCT 영역에서의 효과적인 분리 대칭 선형 필터링 방법을 제안한다. 먼저 2차원 분리 선형 필터링을 DCT 영역에서의 1차원 필터링이 연결된 형태로 분해한다. 필터 계수가 대칭적일 때, DCT 영역의 필터링행렬의 특별한 성질을 분석하였다. 이러한 성질을 이용하여 효과적인 DCT 영역에서의 2차원 필터링을 수행한다. 제안된 방법은 이전의 DCT 영역에서의 선형 필터링 방법에 비해서 일반적인 DCT 계수들이 가지고 있는 희소성을 고려할 때, 기존의 방법에 비하여 더 적은 수의 연산을 요구한다. 그리고 제안된 방식은 간단하고 규칙적인 연산 구조로 구성되어 있기 때문에, 효과적인 VLSI 구현에 적합하다.

• 한국지능시스템학회논문지
• /
• 제14권7호
• /
• pp.807-815
• /
• 2004

본 논문은 고정 파라미터를 갖는 퍼지 PID제어기의 설계방법을 기술하고 컴퓨터 연산 시간을 줄일 수 있는 단순화된 퍼지 PID제어기를 제안하며 제안한 제어기의 안정도를 분석한다. 안정도 분석을 위해 사용한 소이득 정리로부터 전체 피드백 시스템의 BIBO 안정도의 실제적인 충분조건을 유도하고, 유도한 안정 조건으로부터 안정한 선형 PID제어기의 파라미터로부터 퍼지 PID제어기의 파라미터를 결정하는 방법을 고찰한다. 마지막으로 선형 시스템과 비선형 시스템에 대한 컴퓨터 시뮬레이션을 실시하고 비선형 퍼지 PID제어기의 시뮬레이션 결과를 선형 PID제어기의 시뮬레이션 결과와 비교하여 성능을 확인한다.