DOI QR코드

DOI QR Code

Development of Multiplier Operator for Input Signal Control of Electronic Circuits

전자회로의 입력신호 제어용 곱셈연산기 개발

  • 김종호 ((주)우진엔텍 기술연구소) ;
  • 장홍기 ((주)우진엔텍 기술연구소) ;
  • 권대식 ((주)우진엔텍 기술연구소) ;
  • 최규식 ((주)우진엔텍 기술연구소)
  • Received : 2018.03.29
  • Accepted : 2018.04.26
  • Published : 2018.04.30

Abstract

The multiplier circuit is necessary to estimate degradation status of electronic cards in nuclear power plant, but its accuracy is not easy in processing those functions to multiply two input signals. What is important in multiplier circuit is that the multiplication result must be accurate and its linearity must be perfect. We developed and proposed excellent linearity multiplier circuit using operational amplifiers and transistor characteristics, and then proved its validity in this paper. We have made efforts to eliminate nonlinearity components of semiconductors with this circuit in order to ensure excellent linearity of developed multiplier circuit. We conducted multiplication operations through simulation, applying adequate values to each component in order to verify the circuit composed of that method. We showed step-by-step output signals, and then compared the logical analyses and measuring results as simulation results. We confirmed that this method is superior to existing multiplication or linearity.

원전 주요계통의 전자카드에는 열화상태를 평가하기 위한 곱셈기가 필요하며, 이것은 두 개의 입력신호를 곱하는 기능을 가진 것으로서 실제 신호처리를 할 때 곱셈의 정확성을 기하기가 어렵다. 곱셈기 회로에서 중요한 것은 곱셈값이 정확해야 된다는 것과 곱셈의 선형성이 완벽해야 한다는 것이다. 본 논문에서는 연산증폭기와 트랜지스터의 특성을 이용하여 선형성이 우수한 곱셈기를 개발하여 본 논문에서 제시하여 정당성을 입증하려 하였다. 이와 같은 개발회로로서 정확한 곱셈과 곱셈의 우수한 선형성을 확보하기 위해 반도체의 비선형적인 요인을 제거하도록 노력하였다. 개발된 회로의 우수성을 입증하기 위해 개발된 회로에 적합한 각종 부품값을 부여하여 시뮬레이션으로서 곱셈연산을 수행하였다. 시뮬레이션 결과로서 단계별로 출력파형을 보였으며, 논리적인 분석치와 측정치를 비교분석하였다. 이 방법은 기존의 방법들에 비하여 곱셈결과와 선형성이 우수하다는 것을 확인하였다.

Keywords

References

  1. B. Gilbert, "A new wide-band amplifier technique," IEEE Journal of Solid-State Circuits, Vol. SC-3, No.4, pp. 353-365, Dec., 1968.
  2. B. Gilbert, "A Precise Four-Quadrant Multiplier with Subnanosecond Response," IEEE Journal of Solid-State Circuits, Vol. SC-3, No.4, pp. 365, Dec., 1968.
  3. All Syllabus, Analog Multipliers, [Internet] Available: http://allsyllabus.com
  4. A. N. Saatlo, I. S. Ozoguz, "Design of a high-linear, high-precision analog multiplier, free from body effect," Turkish Journal of Electrical Engineering & Computer Sciences, pp. 820-832, March, 2016.
  5. A. K. Obais, R. S. Khadair, “Design of a high linearity four-quadrant analog multiplier in wideband frequency range,” Journal of Babylon University, Vol. 25, No. 2, pp. 568-578, 2017.
  6. L. He, 1-GHz CMOS analog signal squaring circuit, Master thesis, Wright State University, Fairborn, Ohio, Aug 4, 2016.
  7. C. Sakul, "A new CMOS squaring circuit using voltage/current input," in The 23rd International Technical Conference on Circuit/Systems(ITC-CSCC 2008), Trang: Thailand, pp. 525-528, Jan. 2008.
  8. C. T. Remund : Design of CMOS four-quadrant Gilbert Cell multiplier circuits in weak and moderate inversion, MS degree, Brigham Young University, Utah, 2004.
  9. B. Boonchu, W. Surakampontorn, "Voltage-mode CMOS squarer/multipler circuit," in ITC-CSCC International Technical Conference on Circuits Systems, Computers and Communications, IEIE, Bankok: Thailand, pp. 646-649, July, 2002.
  10. K. J. Park, Operational Amplifier, 3rd ed, Sooyu, Seoul: Bookshill, 2013.