• 한국통신학회논문지
• /
• 제32권5A호
• /
• pp.503-509
• /
• 2007

저전력 움직임추정은 휴대용 정보단말의 실시간 비디오 코딩에 필수적이다. 본 논문에서는 전역탐색 블록정합 방식을 적용한 저전력 움직임추정 알고리즘과 이를 1차원 배열의 VLSI로 구현한 하드웨어 구조를 제안한다. 전역 탐색 블럭정합 방법의 전력소비의 주원인은 많은 연산량과 탐색영역의 프레임 데이터를 호출하는 횟수가 많다는 점이다. 본 논문에서는 두 개의 인접한 참조블럭의 움직임추정 연산을 동시에 병렬로 수행하여 탐색영역의 메모리 호출횟수를 감소시켰으며, 움직임추정시 결과에 영향을 미치지 않는 불필요한 연산을 제거하였다. 제안된 움직임추정 알고리즘을 1차원 PE (processing element) 배열구조의 VLSI로 구현하여 실험한 결과, 제안된 움직임추정기는 기존의 저전력 움직임추정기에 비해 9.3%의 소비전력 감소와 2배 정도의 속도향상이 있음을 확인하였다.

• 한국전자통신학회논문지
• /
• 제7권3호
• /
• pp.485-490
• /
• 2012

본 논문에서는 선박의 진동에 의하여 수명이 짧은 필라멘트를 사용하는 조명기구를 대체하기 위하여 선박용 LED 조명등 구동회로를 설계 및 구현하였다. 구동회로는 부피를 줄이고 비용을 절감하기 위하여 변압기가 없는 스위칭 회로로 설계되었다. 스위칭 회로는 입력 교류전압 220 V에 PWM 제어를 함으로써 안정적으로 LED를 구동할 수 있도록 설계하였다. 스위칭 회로의 펄스성 전류에 대하여 Valley-fill 방식의 역률 보상회로를 채용함으로써 역률를 개선하였다. 장기간 운항하는 선박에서의 조명등 교체 주기를 줄여 관리를 효율적으로 할 수 있도록 직병렬 배열로 LED 모듈 회로를 설계하여 LED의 일부가 손상되더라도 LED 모듈이 조명등 기능을 할 수 있도록 하였다. 개발한 구동회로를 포함한 조명기구는 전력소모와 역률이 각각 39 W, 0.925 로 선박 조명에 적합함을 확인하였다.

• 한국통신학회논문지
• /
• 제18권11호
• /
• pp.1689-1700
• /
• 1993

WDM(Wavelength Division Multiplexing) 방식은 이정 수의 파장들을 사용하여 광의 풍부란 대역폭을 이용할 수 있는 새로운 전송기법이다. 본 논문에서는 대용향 WDM 다중 홉 스위치를 위한 개선된 가상 위상인 "(a, $\beta$,${\gamma}$) ShuffleNet"을 제시하였다. 제안된 위상은 a개의 ($\beta$,${\gamma}$)ShuffleNet을 $\beta$${\gamma}$개의 "bridge 노드"를 이용하여 자체루팅에 의한 N-by-N(N=(x*$\beta$${\gamma}$*${\gamma}$) 스위칭을 수행할 수 있도록 연결한 구조이다. 제안된 구조가 갖는 위상적 병렬성으로 인해 기준의 규칙적 위상의 구조들와 달리 스위치의 용량이 증가하더라도 조으간의 diameter를 2${\gamma}$로 일정하게 유지할 수 있어 높은 이용율과 성능을 제공한다. 이러한 용양증가에 따른 scalability 특성은 growable 광대역 스위칭의 구성을 가능하게 한다. 지연 분석에서도 위상적 특징으로 인해 각각의 ($\beta$,${\gamma}$)ShuffleNet내에서의 트래픽 국부성(locality)에 의해 매우 낮은 지연시간을 갖음을 확인하였다. 낮은 지연시간을 갖음을 확인하였다.

• 한국통신학회논문지
• /
• 제26권12C호
• /
• pp.240-248
• /
• 2001

본 논문에서는 현재 우리 나라의 초고속 국가기간전송망의 기본 전송장비인 2.5Gb/s SDH 전송시스템에 적용되어 2-선 양방향 선로 스위칭 링의 자기치유동작을 가능하게 하는 공간분할스위치 소자의 설계와 시스템에의 적용을 다룬다. Compass tool로 설계된 스위치 소자는 1.25Gb/s의 스위치 처리용량을 가지며 0.8$\mu\textrm{m}$ CMOS gate-array로 제작되었다. 제안된 스위치 소자는 2-선 양방향 전송선로 상에 장애가 발생했을 때 신속한 자기치유동작을 가능하게 한다. 스위치의 구조는 Add/Drop 제어부, Cross-point switch, 데이터 프레임 위상 정렬부, 비장착(Unequipped) 신호 프레이머부, 프로세서 접속부 등으로 구성된다. 제작된 2개의 스위치를 병렬구조로 구성하여 2.5Gb/s SDH 전송시스템에 적용하여 시험한 결과 임의의 광선로 장애 시 신호채널들의 링 스위칭 동작으로 즉시 복구가 가능함을 보여준다.

• 한국전자파학회논문지
• /
• 제25권4호
• /
• pp.393-400
• /
• 2014

본 논문에서는 Ka 대역에서 정지 궤도 위성과 통신이 가능한 지상 단말 송신기를 미국 국방부에서 권고하는 MILSTD-188-164A 규격을 준수하도록 설계하였다. 설계된 송신기의 안테나는 이중 옵셋 그레고리안 반사판 형상을 사용하여 코러게이트 급전혼, 주름형 편파기와 직교 모드 변환기로 구성하였고, 해당 규격의 방사 패턴과 ESD 패턴, 축비 규격을 만족하도록 설계되었다. 설계된 송신기의 RF부는 Ka 대역으로 주파수를 상향 변환해 주는 상향 변환반과 병렬 구조의 pHEMT MMIC 소자를 이용하여 소형/저전력/경량의 고출력 특성을 갖는 고출력 증폭반으로 해당 규격의 VSWR, 불요파/고조파 억압, 출력평탄도 및 위상 잡음 등의 사양을 만족하도록 설계되었다.

• 한국정보통신학회논문지
• /
• 제16권10호
• /
• pp.2143-2149
• /
• 2012

DVB-S2에 적용되는 Shannon의 채널 용량 한계에 근접한 LDPC 부호는 복호화의 낮은 복잡도와 좋은 거리 특성으로 오류마루 현상인 나타나지 않고, 완성 병렬 처리가 가능하다. 하지만 구현상에 있어서 큰 블록 사이즈 및 많은 반복 횟수 때문에 복호과정에서 고속화가 어렵다. 이에 본 논문에서는 HSS(Horizontal Shuffle Scheduling) 방식을 연구하여 최적의 반복횟수를 제시한다. 고속 복호를 위한 복호과정의 한 방법으로 HSS 방식은 체크 노드를 중심으로 체크 노드가 업데이트 되는 과정에서 비트 노드도 같이 업데이트 되기 때문에 한 번의 반복이 끝났을 때 비트노드는 여러 번 반복한 효과를 가지게 된다. 결국 기존에 제시된 반복횟수보다 HSS 방식을 적용하였을 때 더 적은 반복 횟수로 동일한 성능을 얻을 수 있다. HSS 방식을 적용하여 시뮬레이션 한 결과, 각각의 부호화율에서 동일한 성능으로 최소 30% ~ 최대 50% 만큼 반복횟수를 줄일 수 있음을 확인하였다.

• 한국정보통신학회논문지
• /
• 제16권10호
• /
• pp.2253-2260
• /
• 2012

본 논문에서는 H.264/AVC 복호기의 역변환과 역양자화를 위한 효율적인 하드웨어 구조를 제안한다. 기존 역변환 및 역양자화기에서는 AC계수와 DC계수를 복호하는 순서가 다르다. 색차 DC계수와 인트라 $16{\times}16$ 모드에서 휘도 DC계수는 역변환을 수행하고 역양자화를 수행하는 반면에, 휘도 및 색차 AC계수는 역양자화를 수행하고 역변환을 수행하기 때문에 하드웨어로 구현시 제어 복잡도가 증가한다. 제안하는 구조는 DC계수와 AC계수에 관계없이 역양자화를 수행한 후 역변환을 수행하여 제어 복잡도를 감소시키고, 역양자화 연산을 공통 연산기를 사용하여 처리함으로써 계산 복잡도가 감소한다. 기존 역양자화기에는 나눗셈 연산을 포함하고 있어 복호하는 순서를 변경할 경우 오차가 발생하기 때문에 나눗셈 연산을 역변환 후에 수행하여 오차를 방지한다. 또한, 역변환기와 역양자화기를 3단 파이프라인으로 구성하고 수평 IDCT와 수직 IDCT를 병렬로 구현하여 수행 사이클을 감소시켰다. 제안하는 역변환기와 역양자화기의 매크로블록 당 처리되는 사이클 수를 비교 분석한 결과, 기존 구조 대비 45%이상 향상된 결과를 얻었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.132-135
• /
• 2011

본 논문에서는 IEEE 802.11n 무선 랜 표준의 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중모드 LDPC 복호기를 설계하였다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계하였으며, 최소합 알고리듬의 특징을 이용한 검사노드 메모리 최소화 방법을 고안하여 적용함으로써 기존방법에 비해 검사노드 메모리 용량을 약 47% 감소시켰다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, $0.18-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 219,100 게이트와 45,036 비트의 메모리로 구현되었고, 50 MHz@2.5V로 동작하여 164~212 Mbps의 성능을 갖는 것으로 평가되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.589-592
• /
• 2011

본 논문에서는 급속 충 방전이 가능하고 높은 충 방전 효율 및 반영구적인 사이클 수명 특성으로 보조 배터리나 배터리 대체용으로 사용될 수 있는 차세대 에너지 저장장치인 수퍼커패시터 모듈과 양방향 직류-직류 컨버터를 이용한 연료전지 시스템에 관한 연구를 진행하였다. 수퍼커패시터의 전압 불균형으로 인한 과전압 방지를 위하여 병렬 모니터 회로를 제작하고, 시뮬레이션과 실험을 통하여 동작 성능을 확인하였다. 제작한 수퍼커패시터 모듈을 바탕으로 하이브리드 연료전지 시스템을 구성하였고, 구성된 시스템에 부하장치를 연결하여 연료전지 시스템의 동작 성능을 시험 및 평가하였다. 이를 통하여 연료전지 발전시스템의 느린 동특성, 부하에 따른 출력전압 변동, 에너지 저장 능력 결핍과 같은 단점을 보완하여 연료전지 발전 시스템의 성능을 향상시킬 수 있었다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.820-828
• /
• 2017

차세대 영상 시스템인 디지털 홀로그램을 서비스하기 위해서는 다양한 측면에서 신호처리 기술이 필요하다. 우리가 주로 사용하는 2차원 및 3차원 자연 영상을 처리하는데 있어서 가장 많이 사용되는 영상처리 도구는 변환이다. 디지털 홀로그램의 특성은 자연 영상과 매우 다른 특성을 갖기 때문에 2차원 영상에서 사용되던 변환 도구들을 디지털 홀로그램에 적용하는 것은 효율성이 매우 낮다. 이를 극복하기 위해 프레넬릿 변환이 제안되었는데 본 논문에서는 웨이블릿 기저함수에 유니터리 프레넬 변환을 적용하고 드뷔시 필터를 이용하여 프레넬릿 변환을 유도하였다. 또한 프레넬릿 변환을 디바이스 및 커널 코드를 이용하여 구현하여 동작 성능을 향상시키도록 하였다. 모든 해상도에 대해 한 화소당 소요되는 평균 시간을 기준으로 살펴보았을 때 디바이스 코드를 이용하여 병렬화 연산을 수행하면 (9,7)필터의 경우에는 평균 242배, (5,3)필터의 경우에는 평균 30배의 성능향상을 가져온다는 것을 확인하였다.