The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

VLSI Implementation of Low-Power Motion Estimation Using Reduced Memory Accesses and Computations

메모리 호출과 연산횟수 감소기법을 이용한 저전력 움직임추정 VLSI 구현

  • 문지경 (경희대학교 전자전파공학과) ;
  • 김남섭 (한림대학교 전자공학과) ;
  • 김진상 (경희대학교 전자전파공학과) ;
  • 조원경 (경희대학교 전자전파공학과)
  • Published : 2007.05.31
Download PDF
⟨ Previous Next ⟩

Abstract

Low-power motion estimation is required for video coding in portable information devices. In this paper, we propose a low-power motion estimation algorithm and 1-D systolic may VLSI architecture using full search block matching algorithm (FSBMA). Main power dissipation sources of FSBMA are complex computations and frequent memory accesses for data in the search area. In the proposed algorithm, memory accesses and computations are reduced by using 1D PE (processing array) array architecture performing motion estimation of two neighboring blocks in parallel and by skipping unnecessary computations during motion estimation. The VLSI implementation results of the algorithm show that the proposed VLSI architecture can save 9.3% power dissipation and can operate two times faster than an existing low-power motion estimator.

저전력 움직임추정은 휴대용 정보단말의 실시간 비디오 코딩에 필수적이다. 본 논문에서는 전역탐색 블록정합 방식을 적용한 저전력 움직임추정 알고리즘과 이를 1차원 배열의 VLSI로 구현한 하드웨어 구조를 제안한다. 전역 탐색 블럭정합 방법의 전력소비의 주원인은 많은 연산량과 탐색영역의 프레임 데이터를 호출하는 횟수가 많다는 점이다. 본 논문에서는 두 개의 인접한 참조블럭의 움직임추정 연산을 동시에 병렬로 수행하여 탐색영역의 메모리 호출횟수를 감소시켰으며, 움직임추정시 결과에 영향을 미치지 않는 불필요한 연산을 제거하였다. 제안된 움직임추정 알고리즘을 1차원 PE (processing element) 배열구조의 VLSI로 구현하여 실험한 결과, 제안된 움직임추정기는 기존의 저전력 움직임추정기에 비해 9.3%의 소비전력 감소와 2배 정도의 속도향상이 있음을 확인하였다.

Keywords

References

  1. K. Guttag et al. 'a single-Chip Multiprocessor For Multimedia: The MVP,' IEEE Computer Graphics and Applications, Nov, 1992. pp 53-64
  2. Elgamel, M.A.; Shams, A.M.; Bayoumi, M.A.; 'A comparative analysis for low power motion estimation VLSI architectures,' 2000 IEEE Workshop on SiPS, 2000 Page(s): 149-158
  3. Bo-Sung Kim; Jun-Dong Cho, 'VLSI architecture for low power motion estimation using high data access reuse,' ASICs, 1999. AP-ASIC '99. The First IEEE Asia Pacific Conference on 1999, Page(s): 162-165
  4. L. Sousa, and N. Roma, 'Low-Power Array Architectures for motion Estimation,' Proceeding of the IEEE international Workshop on Multimedia Signal Processing, Copenhagen, MMSP'99, pp. 679-684, Copenhagen, Denmark, September 1999. Co-Chaired by Ed Deprettere and Bastiaan Kleijm
  5. C. Hsieh, and T. Lin, 'VLSI Architecture for Block-Matching Motion Estimation Algorithm,' IEEE Transactions on Circuits and Systems for Video Technology, vol. 2, pp. 169-175, 1992 https://doi.org/10.1109/76.143416
  6. Z. He, and M. Liou, 'Reduing Hardware Complexity of Motion Estimation Algorithms Using Truncated Pixels,' IEEE International Symposium on Circuits and Systems 1997, ISCAS'97, pp. 2809-2817, Hong Kong, June 1997
  7. V. Do, and K. Yun, 'A Low-Power Architecture for Full-Search Block-Matching Motion Estimation,' IEEE Transactions on Circuits and Systems for Video Technology, vol. 8, pp. 393-398, 1998 https://doi.org/10.1109/76.709406