• 제목/요약/키워드: 병렬 메커니즘

검색결과 77건 처리시간 0.023초

스튜워트 플랫폼 구조를 이용한 병진 3-자유도 병렬 메커니즘의 기구학 특성 분석 (Analysis on Kinematic Characteristics for a Translational 3-DOF Parallel Mechanism with Constrained Stewart Platform Structure)

  • 이석희;김희국;이병주
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 2004년도 추계학술대회 논문집
    • /
    • pp.525-529
    • /
    • 2004
  • A novel translational 3-dof parallel mechanism is proposed and analyzed. The mechanism consists of three RRPS serial subchains and an additional passive 3-dof type serial subchain. Three RRPS serial subchains alone may form a structure of the 6-DOF Stewart Platform mechanism. However, in the proposed mechanism, an additional passive serial subchain acts as constraints to restrict the output motion of the mechanism in 3-DOF translational space. The closed form position solutions of the proposed mechanism and its first-order kinematic model are derived. Then its workspace size and kinematic characteristics are examined via kinematic isotropic index.

  • PDF

MapReduce 프레임워크를 위한 JobTracker 결함허용 메커니즘 (A JobTracker Fault-tolerant Mechanism for MapReduce Framework)

  • 황병현;박기진
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2010년도 한국컴퓨터종합학술대회논문집 Vol.37 No.1(A)
    • /
    • pp.317-318
    • /
    • 2010
  • 클라우드 컴퓨팅 서비스를 제공하기 위해서는 클라우드 컴퓨팅에 적합한 데이터 분산 저장 및 병렬 처리가 가능한 IT 인프라 구축이 필수적이다. 이를 위해서 분산 파일 시스템 중 하나인 HDFS(Hadoop File System)와 병렬 데이터 처리를 지원하기 위한 MapReduce 프레임워크 관련 연구가 각광 받고 있다. 하지만 MapReduce 프레임워크를 구성하는 JobTracker 노드는 SPoF(Single Point of Failure)이기 때문에, 작업 도중 JobTracker 노드의 결함이 발생하게 되면 전체 작업이 실패하게 된다. 위와 같은 문제를 해결하기 위해서 본 논문에서는 MapReduce 프레임워크의 JobTracker 노드 결함 발생에 대처할 수 있는 결함허용 메커니즘을 제안하였다.

  • PDF

2 개의 병진-병진 관절형 병렬 탄성 메커니즘을 갖는 압전구동 소형 XY 스테이지 (A Piezo-Driven Miniaturized XY Stage with Two Prismatic-Prismatic Joints Type Parallel Compliant Mechanism)

  • 최기봉;이재종;김기홍;임형준
    • 한국정밀공학회지
    • /
    • 제30권12호
    • /
    • pp.1281-1286
    • /
    • 2013
  • In this paper, a miniaturized stage with two prismatic-prismatic joints (2-PP) type parallel compliant mechanism driven by piezo actuators is proposed. This stage consists of two layers which are a motion guide layer and an actuation layer. The motion guide layer has 2-PP type parallel compliant mechanism to guide two translational motions, whereas the actuation layer has two leverage type amplification mechanisms and two piezo actuators to generate forces. Since the volume of the stage is too small to mount displacement sensors, the piezo actuators embedding strain gauge sensors are chosen. With the strain gauge-embedded piezo actuators, a semi-control is implemented, which results in hysteresis compensation of the stage. As the results, the operating range of $30{\mu}m$, the resolution of 20 nm, and the bandwidth of 400 Hz in each axis were obtained in the experiments.

A Distributed Processes Communication Control Mechanism Based on Monitor Concepts Implemented Through Simulation Using Semaphore

  • 김동규
    • 한국통신학회논문지
    • /
    • 제16권4호
    • /
    • pp.382-395
    • /
    • 1991
  • 범용의 분산 프로세스 통신제어 메커니즘은 통신하는 병렬 프로세스들을 동기시키는 데에 사용될 수 있는 일반적인 접근 방식이다. 이 메카니즘음 계층화된 통신구조와 프로토콜을 효율적으로 구현하기 위한 프레임워크를 제공할 수 있다. 모니터 설비가 제공되지 않는 제약된 환경에서 세마퍼를 이용하는 시뮬레이션을 통하여 이 메커니즘을 구현하였다.

  • PDF

고성능 네트워크에서 병렬 전송 기술을 이용한 전송률 극대화 메커니즘 (A Maximum Mechanism of Data Transfer Rate using Parallel Transmission Technology on High Performance Network)

  • 김영신;허의남
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제34권9호
    • /
    • pp.425-434
    • /
    • 2007
  • NGI나 Internet2와 같은 프로젝트로 인해 인터넷 백본 속도가 상당히 높아졌음에도 불구하고, 분산된 응용 프로그램들은 고성능의 네트워크를 제대로 활용하지 못하고 있다. 이러한 현상이 발생하는 원인으로 표준 전송 프로토콜(TCP)을 들 수 있다. TCP는 안전성/신뢰성을 보장하기 위해 설계되어 있으나, 이로 인해 발생될 수 있는 성능 저하에 관한 문제는 고려되지 않았다. 이러한 문제를 해결하고자 여러 기술들이 연구되고 있으며, 그 중 병렬 전송 기술은 응용레벨에서 다중 스트림을 이용하여 데이타를 전송하는 기술로써, 호환성 문제까지 해결하고 있다. 최근 병렬 전송 기술을 연구하는 연구자들은 최적의 병렬연결 개수의 범위를 찾는데 연구의 초점을 맞추고 있다. 그러나 이러한 연구들에서는 최적의 병렬연결 개수를 실험을 통해 경험적으로 결정하고 있으며, 데이타를 전송하는 호스트의 성능이나 전송 거리는 고려하지 않고 있다. 따라서 본 논문에서는 호스트의 성능과 병렬 전송과의 관계, 전송 거리와 병렬 전송 관계를 분석하고, 그 결과를 토대로 효율적이면서 최대 전송 성능을 확보할 수 있는 최적의 병렬연결 개수 결정 메커니즘을 논의하고자 한다.

프로그램 상의 제어 독립성을 이용한 분기 예상 실패 복구 메커니즘 (Branch Misprediction Recovery Mechanism That Exploits Control Independence on Program)

  • 윤성룡;이원모;조영일
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제29권7호
    • /
    • pp.401-410
    • /
    • 2002
  • 제어 독립성은 슈퍼스칼라 프로세서에서 명령어 수준 병렬성을 향상시키기 위한 중요한 요소로 작용하고 있다. 분기 예측기에서 예상이 잘못된 경우에는 예상한 분기 방향의 명령어들을 무효화시키고 올바른 분기 방향의 명령어들을 다시 반입하여 수행해야 한다. 본 논문에서는 컴파일 시 프로파일링을 통한 정적인 방법과 프로그램상의 제어 흐름을 통해 동적으로 제어 독립적인 명령어를 탐지해서 분기 명령어의 잘못된 예상으로 인해 무효화되는 명령어를 효과적으로 감소시켜 프로세서의 성능을 향상시키는 메커니즘을 제안한다. SPECint95 벤치마크 프로그램에 대해 기존의 방법과 본 논문에서 제안한 방법 사이의 사이클 당 수행된 명령어 수를 분석한 결과, 4-이슈 프로세서에서 2%~7%, 8-이슈 프로세서에서 4%~15%, 16-이슈 프로세서에서 18%~28%의 성능 향상을 보이고 있다.

암호화 성능 향상을 위한 다중장비 기반 분산 병렬 처리 방법 (A Method of Distributed Parallel Processing based on Multi-Server for Improving Encryption Performance)

  • 김현욱;박성은;어성율
    • 한국정보통신학회논문지
    • /
    • 제19권3호
    • /
    • pp.529-536
    • /
    • 2015
  • 최근 개인정보보호법의 시행으로 개인 정보를 암호화하여 저장하는 메커니즘이 보안 시스템에 적용되고 있다. 개인 정보에 대한 암 복호화 메커니즘을 적용할 경우 초기에 기 저장되어 있는 대용량의 개인 정보를 암호화해야 한다. 이때 서버의 자원 부족이 발생할 수 있다. 또한 많은 시간이 소요된다. 본 논문에서는 위와 같은 문제점을 해결하고자 저 사양 다중 장비를 사용하여 대량의 개인 정보를 분산 병렬처리로 암호화하는 방법을 제안하고 테스트 환경을 구축하여 성능을 측정하였다. 그리고 고 사양 장비의 성능과 비교하였다. 측정 결과 장비를 3대로 확장하여 분산 병렬처리를 수행하는 경우 약 128% 이상, 5대로 확장하였을 경우 158% 이상 성능이 향상되는 것을 확인할 수 있었다.

승자전취 메커니즘 방식의 아날로그 연상메모리 (An Analog Content Addressable Memory implemented with a Winner-Take-All Strategy)

  • 채용웅
    • 한국전자통신학회논문지
    • /
    • 제8권1호
    • /
    • pp.105-111
    • /
    • 2013
  • 선형적인 읽기와 쓰기 특성을 가지고 있는 승자전취메커니즘 방식의 아날로그 메모리를 구현하였다. 메모리의 읽기 동작은 연상메모리의 최적 함수 선택을 위하여 절대값 회로와 승자전취메커니즘 회로가 이용된다. 본 연구에서는 병렬의 고속 쓰기와 읽기 동작뿐만 아니라 고집적을 가능하게 하는 시스템 구성이 실현된다. 복수의 메모리 셀의 구현이 더 높은 집적도와 고속의 쓰기 읽기를 위하여 구현된다. 실시간 인식을 위하여 본 연구에서 사용된 함수는 이상적이며 메커니즘의 시뮬레이션을 위하여 MOSIS의 $1.2{\mu}$ 더블폴리 CMOS 공정 파라미터를 사용하였다.

워크플로우 메커니즘을 통한 소프트웨어 컴포넌트 식별에 관한 연구 (A Study on identifying Software Component based on Workflow Mechanism)

  • 김윤정;전병국;김영철
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2003년도 추계학술발표논문집 (하)
    • /
    • pp.1669-1672
    • /
    • 2003
  • 이 논문은 레거시 시스템에 대한 도메인 분석을 통한 소프트웨어 컴포넌트 식별을 제안하고자 한다. 이 방법은 공통/비공통 프로세스 컴포넌트를 추출하기 위한 워크플로우 기반의 도메인 모델링으로, 점진적, 반복적으로 각각의 사용자(개발자, 설계자, 시험자 등등)에게 적당한 크기의 프로세스 컴포넌트를 추출하고 마지막 단계에서 UML 기법으로 컴포넌트 내의 객체를 추출하고자 한다. 그래서 기존의 워크플로우 메커니즘의 확장 보완을 제시한다. 이 방법 적용 예로써 학생 학위 허가 시스템(Student Degree Matriculation System)을 적용 사례로 이용한다. 그리고 이 확장된 워크플로우 메커니즘은 IT 분야나 비즈니스 모델링은 물론 병렬 시스템, 텔레 통신 시스템, 실시간 시스템까지도 모델링 할 수 있으리라 본다.

  • PDF