• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.861-864
• /
• 2001

많은 멀티미디어와 DSP 응용에서 입력과 출력 데이터 길이가 같은 고정 길이 곱셈기가 요구된다. 고정 길이 곱셈기는 확률적인 추정에 근거한 적절한 보상 바이어스를 더해줌으로써 일반적인 병렬 곱셈기와 비교하여 50%의 면적을 줄일 수 있다. 본 논문에서는 CSD 곱셈기에 적합한 고정길이 곱셈기의 구조를 제시하고 전파 캐리 선택절차를 이용한 부호확장제거방법과 결합함으로서 새로운 곱셈기구현 방안을 제시한다. 이 곱셈기의 응용으로서 SSB/BPSK-DS/CDMA 전송방식에 사용되는 힐버트 트랜스포머를 43탭 FIR 필터로 구현하고 기존의 compensation 벡터 방법과 비교하여 약 34%의 부호확장 오버헤드를 줄일 수 있음을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.323-326
• /
• 2001

DTV 방송 신호를 수신하거나 송신하는 장비의 경우 대부분 한두 가지 인터페이스 방식을 이용하여 서로 통신을 하고 있다. 따라서 서로 다른 인터페이스 포맷을 사용하여 스트림을 전송하는 경우 기존의 장비를 사용하지 못하는 경우가 많이 있다. 본 논문에서는 이런 장비들 사이에서 주고받는 스트림의 포맷을 자유로이 연결 가능하도록 해주는 인터페이스를 설계 및 구현하였다. 본 논문에서 구현한 인터페이스는 스트림 자체 내용은 변경하지 않고, 송·수신하기 위한 인터페이스 규격에 스트림을 적용하여 자유로이 송·수신할 수 있도록 하였다. 구현한 인터페이스 규격은 SMPTE 310M, ASI(Asynchronous Serial Inerface), SPI (Synchronous Parallel Interface)와 셋탑박스에서 사용하는 TS(Transport Stream)의 네 가지로 서로간에 송·수신 가능하도록 매트릭스 형태를 취하고 있다. 주요 블록은 YHDL 코딩을 이용하여 설계를 하였으며, FPGA(EPF10K10T144)를 사용하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1594-1596
• /
• 2011

고전압 펄스 성형회로의 출력 펄스를 측정하기위한 D-DOT 프로브를 설계 제작하고 그 동작 특성을 조사하였다. 이 프로브는 고전압 펄스 전송선의 외함에 전계방향과 병렬로 설치되었다. 프로브의 중심도체는 지름 4.6 mm의 구리선이고, 바깥도체는 안지름 15 mm의 알루미늄이며, 이들 도체사이에 동축의 테플론 절연체가 삽입되었다. 프로브에서 출력되는 신호는 고전압 펄스신호의 미분된 형태의 신호가 측정되므로 오실로스코프의 적분기능을 사용하였다. 실제 제작한 프로브의 교정비는 $7.7{\times}10^{12}$였으며, 컴퓨터 시뮬레이션을 통하여 얻은 교정비는 $7.38{\times}10^{12}$였다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제10권3호
• /
• pp.64-70
• /
• 1996

본 논문은 배전선로의 정상 및 비 정상상태의 전류를 감시하기 위해 싱글 칩 마이크로세서를 이용하여 저가격의 Data Logger를 구현하였다. 수집된 데이터는 내장된 A/D변환기에 의해 디지털화된 후 RAM Card에 저장된다. 저장된 데이터는 직렬 통신 및 별동의 RAM Card Driver를 통해 병렬로 퍼스널 컴퓨터로 전송할 수 있도록 하였다. 수집된 데이터는 퍼스널 컴퓨터상에 디스플레이가 되도록 하였으며 분석할 수 있도록 하였다.

• 한국통신학회논문지
• /
• 제18권8호
• /
• pp.1146-1158
• /
• 1993

In this paper, parallel scrambling techniques are considered for practical use in the SDH transmission and the ATM transmission. In the ATM transmission, there are two ways of transmitting ATM cells - the SDH-based and the cell-based - and the corresponding scrambling techniques differ accordingly. For the SDH transmission and the SDH-based ATM transmission, the FSS (frame synchronous scrambling) is applied to the STM frames : while for the cell-based ATM trans-mission, the DSS(distributed sample scrambling) is used on the ATM cell stream. The parallel scrambling techniques are examined for the FSS and the DSS, and applied to achieve the parallel FSSs for use in the SDH and the SDH-based ATM transmission along with the parallel DSS applicable to the cell-based ATM transmission. The resulting(8, 4) PSRG(parallel shift resister generator) and (8, 16) PSRG based parallel scramblings are directly applicable for the STM-1 rate processing of the STM-4 and STM-16 scramblings, respectively. Likewise, the resulting (1, 8)PSRG and double-sampling-double-correction based parallel scrambling techniques can be practically used for a low-rate processing of the SDH-based and the cell-based ATM signal scrambling respectively.

• 전자공학회논문지
• /
• 제50권2호
• /
• pp.54-59
• /
• 2013

이중대역에서 동작하는 브랜치 라인 커플러를 나타낸다. 새로운 설계 구조에서는 단락 스터브가 병렬로 추가된 전송선로가 2개의 주파수에서 $90^{\circ}$의 위상 천이를 구현하기 위하여 사용된다. 제안하는 브랜치 라인의 특성 임피던스와 전기적 길이는 종래의 구조와 비교하여 조정된다. ABCD 행렬 파라미터를 이용하여 설계 방정식을 유도하였다. 설계 개념을 검증하기 위하여 0.8 GHz 및 1.85 GHz에서 동작하는 마이크로스트립 커플러를 제작하고 측정하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.289-289
• /
• 2010

Translation Characteristics of Digital Decoder utilizing the analog parallel processing circuit technology is designed. The fast parallel viterbi decoder system acted by a replacement of the conventional digital viterbi Decoder has good propagation. we are applied proposed analog viterbi decoder to decode PR signal for DVD and analyze the specific circuit and signal characteristics.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.89-92
• /
• 2001

In this paper, adaptive multi-stage parallel interference cancellation (PIC) receiver is considered for a multi-rate DS-CDMA system. In each stage of the adaptive multi-stage PIC receiver, multiple access interference (MAI) estimates are obtained using the sub-bit estimates from the Previous stage and the adaptive weights for the sub-bit estimates. The adaptive weights are obtained by minimizing the mean squared error between the received signal and its estimate through a least mean square (LMS) algorithm. It is shown that the adaptive multi- stage PIC receiver achieves smaller BER than the matched filter receiver, multi-stage PIC receiver, and multi-stage partial PIC receiver for the multi-rate DS-CDMA system in a Rayleigh fading channel.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.405-407
• /
• 1999

WFQ(Weighted Fair Queuing)은 지연이나 공평성의 특성에 있어서 이상적인 트래픽 스케줄링 알고리즘으로 간주되었다. N세션에 서비스를 제공하는 WFQ 스케줄러의 스케줄링 연산은 각 패킷 전송 시간당 O(n)의 계산 복잡도를 가지며, 구현 또한 복잡하다. Self-Clocked Fair Queuing과 같은 WFQ 알고리즘의 구현을 간단히 하고자 하는 노력은 지연범위나 특성에 영향을 주게 되어 다양한 트래픽이 제공되는 경우 각 트래픽의 공평성을 지원해주지 못한다. 그러므로 지연이나 지연 변이 측면에서 공평성을 지원하고 구현상의 계산 복잡도를 줄인 스케줄링 알고리즘이 필요하게 되었다. ATM 다중화기의 셀 스케줄링 알고리즘 역시, ATM의 특성상 다양한 특성의 서비스를 제공하기 위해서, 다양한 특성의 트래픽에 대한 공평성을 제공하는 새로운 알고리즘의 연구가 필요하다. 이 논문에서는 ATM 스위치 내의 다중화기에서 사용되는 새로운 셀 스케줄링 알고리즘을 제안하고 실험을 통해 이 알고리즘의 성능을 검증하고자 한다. 이 알고리즘은 여러 개의 우선 순위 큐를 갖고, 각 우선순위 큐마다 스케줄링 연산이 O(1)의 계산 복잡도를 갖는 Parallel Priority Queuing 알고리즘이다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2001년도 하계 학술대회 논문집(KISPS SUMMER CONFERENCE 2001
• /
• pp.33-36
• /
• 2001

MC-CDMA시스템에서는 송신 데이터열을 병렬 서브캐리어로 전송하기 때문에 DS-CDMA에 비하여 심볼 길이가 길다. 이러한 긴 길이의 심볼은 무선채널의 지연확산의 효과를 감소시킬 수 있지만, 시간선택적 페이딩의 영향을 더 많이 받게 한다. 즉, 주파수선택적 페이딩에 대하여는 강인하게 되지만, 단말기가 이동하는 경우 도플러 확산의 영향을 더 받기 쉬워 진다는 문제점이 있다. 본 논문에서는 MC-CDMA 시스템에서 단말기가 이동하는 경우 채널이 보이는 시간선택적 페이딩의 효과를 MC-CDMA 수신기의 결합기 출력에서 원하는 신호전력대 서브캐리어간 간섭전력의 비 관점에서 분석한다.