• 전기저널
• /
• 통권310호
• /
• pp.67-72
• /
• 2002

미쓰비시(삼릉)전기 플랜트건설총괄부의 전력플랜트 건설공사는 수력$\cdot$화력플랜트 및 변전설비를 대상으로 하고 있으며, 수차$\cdot$수차발전기$\cdot$가스절연개폐장치(이하 ''GIS''라 한다), 변압기, 배전반 및 관련 제어기기 등의 설치 및 기기간의 배선공사 설계$\cdot$시공을 담당하고 있다. 최근의 전력플랜트를 둘러싼 일본의 시장환경은 신설 플랜트는 감소하고 갱신$\cdot$기기개수(개조, 수선) 공사의 비율이 커지고 있으며, 신설$\cdot$개보수 공사를 불문하고 공사품질의 유지와 공사비 저감을 위한 공법$\cdot$작업의 개선과 설계$\cdot$계획 업무의 합리화를 추진하여 왔다. (1) 기자재 개발에 의한 공법$\cdot$작업 개선 대형수력발전기의 로터조립용 다브테일키 박아놓기(타입)장치, 스테이터코일 분해(갱신)용 코일 엔드절단 및 코일뽑기공구, 터빈발전기 센터링용 유압잭, GIS 설치용 작업용발판을 개발하여 적용함으로써 공법 개선과 작업효율의 향상을 실현하였다. (2) 공사계획 방법의 개선 변전플랜트에서의 공기단축을 목적으로 하는 현지 설치 최적공정 책정방법의 개발$\cdot$적용, 또한 화력플랜트에서의 공사물량의 저감과 설계작업의 효율 향상을 목적으로 하는 케이블 배선 설계$\cdot$계획 방법의 개발 및 적용으로 설계업무의 개선, 공사비 저감을 도모하였다.

• 전기기술인
• /
• 제203권7호
• /
• pp.24-31
• /
• 1999

간선설비란, 부하로 전력을 공급하기 위한 설비를 말하며 약전 배선에 대한 간선은 포함되지 않는 것이 보통이다. 종류로서는 고압 및 특고압 간선과 저압 간선이 있지만 일반적으로는 변전실의 저압 배전반으로부터 전등 분전반, 동력 제어 반까지의 배전설비를 말한다.

• 전기기술인
• /
• 제237권5호
• /
• pp.19-22
• /
• 2002

관로내 케이블 포설전에 시행하는 작업으로서 맨홀 구간마다 시행하며 관로번호는 케이블 인입, 인출 맨홀 도면에 표시한다. 시험시 시험봉 규격은 설계 기준에 의하며 도통시험 후 시험봉의 외관상태에 흠집, 긁힘, 찌그러짐이 없어야 한다.

• 전자통신동향분석
• /
• 제4권4호
• /
• pp.47-64
• /
• 1989

최근 날로 전자기기의 소형, 경량화, 다기능화와 초정밀화 추세로 기술혁신이 급속히 진전됨에 따라 이 분야의 최적 설계를 위한 부분중 열설계 기술의 중요성이 더욱 인식되고 있다. 따라서, 본고에서는 전자 부품들의 상호 접속지지체로서 기능을 가진 인쇄배선판(PCB)에서 고정도, 미세화등의 고밀도화가 점점 가중되고 있는 점을 감안하여 설계시 고려되어야 할 열설계 기술의 제반 사항에 대해 기술하였다.

• 전자공학회논문지
• /
• 제53권6호
• /
• pp.55-66
• /
• 2016

파워 게이팅은 반도체 칩의 누설전류(leakage current)를 감소시키는 데 효과적인 기술로 알려져 있으며, 전원 차단용 파워게이팅 셀 (power-gating cell, PGC)에서의 IR drop 증가로 인한 성능 및 신뢰성 저하에 대해 많은 연구가 이루어져왔다. 그러나 최신 공정에서는 트랜지스터 사이즈 감소 추세에도 불구하고 금속 배선의 스케일링이 제한됨에 따라, IR drop에 견고한 파워 게이팅 설계 시 셀 배치와 금속 배선 면적을 고려한 새로운 접근 방식이 필요하다. 본 논문에서는 셀 점유율(cell utilization)과 소모 전류에 근거한 로직 셀 배치 기법을 통해 PGC 면적 및 IR drop을 개선한 파워 게이팅 설계 방법을 제안한다. 28nm 공정으로 제조된 스마트폰용 어플리케이션 프로세서(Application processor, AP) 내 고속 디지털 코어에 적용한 결과 기존 PGC 배치 기법 대비 PGC 면적은 12.59~16.16%, 최대 IR drop은 8.49% 감소함을 확인하였다.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.12-18
• /
• 2007

본 연구에서 설계한 AFCI는 Arc 고장 차단기로서 종속된 전기 배선상의 노화, 절연 및 배선 파괴, 연결 고장, 절연과 배선에 과도한 기계적 손상으로 인한 아크고장을 검출하여 차단하는 기능을 가지고 있으며 기존 차단기가 가지고 있던 과전류에 의한 바이메탈의 만곡 특성에 의한 동작으로 차단하는 방식은 차단에 긴 시간이 걸리나 설계한 AFCI는 전자방식으로서 과부하, 과전류에 의한 기계적 , 전기적인 스트레스를 검출하여 차단하는 기능을 가진 제품으로 차단시간이 100% 이상 단축되어 전기 화재의 발생률을 낮추도록 하였다.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.272-275
• /
• 2017

최근 반도체의 집적도가 증가하고 배선 폭이 미세해짐에 따라 칩 수준의 EMI(electromagnetic interference)가 문제로 대두되고 있다. 이에 따라 칩 제조사는 칩 수준의 EMI를 측정하기 위해 TEM 셀(transverse electromagnetic cell)을 사용하고 있다. 이를 위해 측정용 PCB(printed circuit board)를 제작하여야 하지만, PCB의 배선 패턴 등이 EMI 측정에 영향을 미칠 수 있다는 점이 간과되고 있다. 본 논문에서는 PCB 설계 변수를 변화시켜가며 테스트 패턴을 제작한 다음 TEM 셀의 EMI 측정에 미치는 영향을 분석하였다. 또한 이를 바탕으로 EMI 측정에 미치는 영향을 최소화하기 위한 PCB 설계 가이드라인을 제시하였다.

• 대한전자공학회논문지
• /
• 제26권5호
• /
• pp.117-126
• /
• 1989

본 논문에서는 게이트 어레이 방식의 레이아웃 설계를 위한 새로운 배치 알고리듬을 제안한다. 제안된 배치 알고리듬은 서로 크기가 다른 마크로셀을 처리할 수 있으며, I/Q pad의 위치를 고려함으로써 칩의 내부 영역과 I/Q pad간의 배선을 효율적으로 자동화한다. 알고리듬은 초기 분할, 초기 배치 개선의 3단계로 구성된다. 초기 분할 단계에서는 각 I/Q pad의 위치를 고려하여 clustering에 의해 전체 회로를 5그룹으로 분할한다. 초기 배치 단계에서는 각 I/Q pad 및 주변 그룹과의 연결도를 고려한 clustering/min-cut 분할에 의해 각 셀의 위치를 할당한다. 또한, 배치 개선에서는 확률적 배선 밀도 함수를 도입하여 칩내의 배선 밀도를 균일화하기 위한 셀 이동 알고리듬을 제안한다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 춘계학술발표대회
• /
• pp.23.2-23.2
• /
• 2009

기존에 사용되었던 알루미늄 배선 공정은 공정의 배선 크기가 줄어들면서 한계에 다다르고 있다. 따라서 이를 대체하기 위해 여러 가지 새로운 방법들이 고안되고 있으며, 그중 알루미늄을 비저항이 낮고 EM(electro-migration) 저항성이 뛰어난 구리로 대체하려는 연구가 진행되고 있다. 구리 배선은 이미 electroplating 공정을 이용해 산업에 적용되고 있으며, seed layer로는 sputtering 법을 이용하고 있다. 하지만 sputtering 을 포함한 PVD 법은 대부분 종횡비나 단차 피복도가 좋지 않기 때문에 이를 CVD로 교체한다면 많은 장점을 가질 수 있다. 하지만 CVD 공정을 진행하기 위해서는 많은 문제점들이 있는데, 이중 전구체에 대한 문제도 빼놓을 수 없는 이슈이다. Cu(dmamb)2 는 기존에 사용하던 $\beta$-diketonate 계열의 전구체보다 화학적으로 많은 장점을 가지고 있어, CVD 공정에 적합하다. 이에 따라 구리 박막 증착의 공정 조건을 설계하고, 고품질의 박막을 증착하기 위한 다양한 처리법을 고안하여 증착 실험을 진행하였다. 기본적으로 구리는 확산력이 좋아 실리콘계열의 기판에서 확산력이 매우 좋아 기판 내로 확산되기 때문에 이를 방지하기 위하여 Ta, Ti 계열의 박막을 사용하여 확산을 방지하고 있다. 따라서 전이 금속 박막의 표면과 증착 분위기 등을 고려하여 구리를 증착하였으며, 표면의 미세구조 및 성분을 FESEM 등을 통해 분석하였다.

• 대한전자공학회논문지SD
• /
• 제49권4호
• /
• pp.15-25
• /
• 2012

FPGA용 CAD툴에 대한 학계의 연구는 상용 FPGA에 적용하기에는 단순하고 비효율적인 아키텍처를 가정하고 있기 때문에 실용성 측면에서 뒤처져 왔다. 최근 상용 FPGA 아키텍처의 배치 위치 및 배선 그래프 데이터베이스를 구축하고 인터페이스를 제공함으로써 상용 FPGA에 적용할 수 있는 배치 배선 툴의 개발을 가능하게 하려는 시도가 있었다. 본 논문은 신규 FPGA 아키텍처로 개발되고 있는 K-FPGA의 경쟁력을 벤치마킹 할 수 있는 툴킷 개발에 대해 기술한다. 이는 학계 CAD 툴의 실용성 한계를 한층 더 확장하고 있다. 기존 상용 툴과 매핑, 패킹, 배치, 배선 각 단계 별로 데이터를 교환할 수 있어 세부 툴별 비교 평가가 가능하며 이전 단계의 결과물을 기다리거나 결과의 질에 영향을 받지 않으면서 각 단계를 독립적으로 개발할 수 있는 체계를 구축하였다. 또한, 상용 FPGA의 아키텍처를 추출하여 단위 셀 라이브러리를 구축함으로써 FPGA 아키텍처의 신규 개발 시 참조 설계 역할을 할 뿐만 아니라 상시 벤치마킹 환경을 제공하도록 하였다. 특히, 아키텍처 정보를 툴 내에 하드 코딩하지 않고 하드웨어 설계자에게 익숙한 표준 HDL 형식으로 기술하여 읽어 들일 수 있도록 함으로써 아키텍처에 수시로 다양한 변경을 시도하면서 최적화해도 툴이 유연하게 수용할 수 있는 데이터 구동 방식의 툴 개발을 추구하였다. 실험을 통해 단위 셀 라이브러리 및 툴 기능을 검증하였으며 개발 중에 변경되고 있는 FPGA 아키텍처 상에서 임의의 설계를 매핑해 보고 정상 동작할 지 시뮬레이션으로 검증할 수 있음을 확인하였다. 배치 및 배선 툴이 개발 중이며 이들이 완성되면 실용적이고 다양한 신규 FPGA 아키텍처들을 개발하고 그 경쟁력을 평가할 수 있게 될 뿐만 아니라 신규 아키텍처를 위한 최적화 CAD 툴 개발 연구가 활발해지는 시너지 효과도 기대할 수 있다.