• Electronics and Telecommunications Trends
• /
• v.5 no.4
• /
• pp.134-144
• /
• 1990

칩의 다품종소량생산 경향과 대규모화 영향에 비례하여, 칩 전체 설계공정 중에서 자동화문제에 가장 민감한 레이아웃 설계에 있어서도 복잡도 및 난이도가 증가하고 있다. 따라서 레이아웃 설계에서는 다루어야 할 대량의 설계 데이터를 고속, 효율적으로 관리 처리하기 위한 고도의 자동설계기법이 절실히 요구되고 있는 실정이다. 본고에서는 이러한 칩 개발과제를 배경으로 하여 먼저 VLSI의 레이아웃 설계의 개요를 고찰하고, 설계에 있어서의 주 문제인 배치 및 배선에 대한 기본적인 설계기법, 각기법의 차이점, 그리고 연구현황에 대하여 기술하고 있다.

• Review of KIISC
• /
• v.14 no.2
• /
• pp.78-88
• /
• 2004

정보 통신과 반도체 공정 기술의 급격한 발전으로 나노기술이 가까운 시일 내에 실용화되고, 유비쿼터스 환경이 도래할 것으로 예측된다. 나노기술 환경에서 사용되는 디바이스의 고집적도, 낮은 구동 능력, 배선 제약 특성이 정보 보호 분야에 사용되는 프로세서 구조와 회로 설계 기술을 크게 바꿀 것으로 예측된다. 본 연구에서는 이러한 기술 변혁에 대비하기 위해 나노기술 환경에 적합한 차세대 정보 보호 프로세서 구조와 회로 설계 기술을 분석하였다.

• 월간 기계설비
• /
• s.81
• /
• pp.76-85
• /
• 1997

현장에서 공사에 참여하다 보면 작업이 번거롭고 공수가 제일 많이 들어가는 공정이 아파트, 호텔 등에서의 화장실과 욕실 배관이다. 필자가 지난 80년부터 설비공사업계에 몸담아 오면서 아파트에 있어서 위생배관 시공밥업에 변화가 있었다면 UBR이 개발된 것 외에는 별다른 기술개발이 이루어지지 않고 있는 실정이다. 건설분야는 3D업종에 속해 기술을 배우려는 젊은이들이 줄어들고 있어 심각한 문제이다. 우리 설비공사업계가 건설시장 개방에 대비하여 살길을 찾기 위해서는 새로운 기술개발이 최우선 과제이다. 이러한 문제의 근본적인 해결에 기여를 했으면 하는 간절한 바램과 함께 국내 설비기술 수준 향상에 조금이나마 도움이 되었으면 하는 뜻에서 화장실 배관의 배선공법등을 적어 보았다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2011.05a
• /
• pp.149-150
• /
• 2011

미세화된 반도체 배선에 무전해 은도금을 적용하고자 새로운 Pd 활성화 공정을 제안하였다. 시편 표면에 작은 크기의 Pd 입자를 균일하게 분포시키기 위하여 Pd 활성화 도중 초음파을 가하였다. 추가적인 무전해 은 도금을 실시하여, 초음파에 의한 Pd 입자 분산이 은도금 피막 형성에 미치는 영향에 대하여 고찰하였다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2010.11a
• /
• pp.857-858
• /
• 2010

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.05a
• /
• pp.136-136
• /
• 2012

최근 전자제품의 크기가 소형화, 고성능화 되어감에 따라 전자제품을 구성하는 부품 크기도 작아지고, 배선의 피치 또한 미세화 되고 있다. 따라서 패키징 과정도 미세하고 정확한 제어를 필요로 하게 되었으며, 전해도금을 통한 정밀 패키징 공정이 도입되고 있다. 그러나 기존에는 패키징용 메인기판과 부품을 연결하는 솔더는 기존의 Sn-Pb 조성의 납을 포함하는 소재가 사용되었다. 하지만 납의 환경적 문제에 의해 사용을 금지하게 된 상태로 이를 대체하기 위한 무연 조성의 솔더가 연구되고 있다.

• Korean Journal of Optics and Photonics
• /
• v.19 no.4
• /
• pp.255-261
• /
• 2008

In this study, the propagation characteristics and the fabrication tolerance of an optical wire in a flexible optical PCB were analyzed by using a ray-tracing method. It is found from the analysis that the sidewall angle of a core should be controlled within $1^{\circ}$ in order to maintain the propagation loss to less than -1 dB/mm, and that the bending radius of the optical wire should be larger than 5 mm in order to suppress the bending loss below -1 dB. In addition, it is confirmed that the lateral misalignment of ${\pm}15\;{\mu}m$, and the angular tilting of VCSEL of $6^{\circ}$ are allowable for the coupling loss of -1 dB.

• Korean Journal of Materials Research
• /
• v.7 no.9
• /
• pp.811-823
• /
• 1997

차세대 반도체 배선분야에서, Cu박막은 현재의 AI을 대체할 물질로서 대두되고 있으며 CVD에 의한 선택적 증착은 Cu의 patterning과 관련하여 상당한 관심을 일으키고 있다. 본 연구에서는 (hfac)Cu(VTMS)의 유기원료를 사용하여, CVD공정변수, 운반기체, 표면 처리 공정에 따른 SiO$_{2}$, TiN, AI기판에 대한 선택성을조사하였다. 선택성은 저온(15$0^{\circ}C$), 저합(0.3Torr)에서 향상될 수 있었으며, 특히, HMDS in-situ-predosing공정에 의해 더욱 향상될 수 있었다. 모든 경우에 대해, H$_{2}$운반기체가 Ar 보다 짧은 incubation time과 높은 증착 속도가 얻어졌으며, Cu입자들의 크기가 작고 연결상태가 보다 양호하였다. 이는 H$_{2}$경우에 기판표면에 원료가 흡착되어 핵을 형성시키는 위치 (-OH)가 보다 많이 제공되기 때문으로 여겨진다. 이러한 미세구조의 차이는 H$_{2}$경우에 보다 낮은 비저항을 얻게 했다. HMDS in-situ predosing공정에 의한 Cu박막내 불순물 차이는 없었으며 뚜렷한 비저항의 차이도 나타나지 않았다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.173-173
• /
• 2011

반도체 집적도의 비약적인 발전으로 복잡하고 다양한 공정이 연구되었고 공정 중 박막에서 발생되는 물리적, 화학적 반응들에 대한 연구 필요성이 대두 되었다. 박막은 다양한 공정 환경에서 박막의 특성을 잃지 않고 물성을 유지하여야 한다. 특히 공정상의 고온 환경에서 박막은 안정해야하며 물리적손상이 있어서는 안 된다. 이 논문에서는 반도체의 기판으로 사용되는 Si기판과 금속배선 물질인 Cu와의 확산을 효과적으로 방지하기 위한 W-C-N 확산방지막을 제시하였고 시료 증착을 위하여 rf magnetron sputter를 사용하여 동일한 증착조건에서 질소(N)의 비율을 다르게 하여 박막 내 질소비율(0 sccm, 2 sccm)에 따른 확산방지막을 제작하였다. 이후 시료의 열적 안정성 측정을 위하여 상온, 600도, 800도로 각각 질소 분위기에서 30분간 열처리 과정을 실시하여 열적 손상을 인가하였다. 이후 Nanoindentation기법을 이용하여 총 16 point 측정을 하였다. 이를 Weibull distribution으로 분석하여 정량화 시켜 박막의 균일도와 신뢰도를 연구하였다. 또 WET-SPM을 이용하여 AFM 표면 이미지를 확인하였다. 그 결과 고온에서 박막이 Compressive stress를 받아 박막이 일어남을 확인 하였다. 이는 질화물질이 고온에서 물성변화가 적게 나타나는 것을 알 수 있었고, 균일도와 결정성 또한 질화물질에서 더 안정적이었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.88-88
• /
• 2007

Chemical mechanical polishing (CMP) 공정은 그 어원에서 알 수 있듯이 슬러리의 화학적인 요소와 웨이퍼에 가해지는 기계적 압력에 의해 결정되는 평탄화 기술이다. 최근, 금속배선공정에서 높은 전도율과 재료의 값이 싸다는 이유로 Cu률 사용하였으나, 디바이스의 구조적 특성을 유지하기 위해 높은 압력으로 인한 새로운 다공성 막(low-k)의 파괴와, 디싱과 에로젼 현상으로 인한 문제점이 발생하게 되었다. 이러한 문제점을 해결하고자, 본 논문에서는 Cu 표면에 Passivation layer를 형성 및 제거하는 개념으로 공정시 연마제를 사용하지 않으며, 낮은 압력조건에서 공정을 수행하기 위해, 전해질의 농도 변화에 따른 선형추의전압전류법과 순환전압전류법을 사용하여 전압활성화에 의한 전기화학적 반응이 어떤 영향을 미치는지 연구하였다.