• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.229-229
• /
• 1999

교류형 플라즈마 방전 표시기(AC Plasma Display Panel, AC PDP)의 구동에서의 방전 현상은 기입방전, 유지방전, 소거 방전이 있다. 이중 유지 방전은 표시장치로서의 휘도와 계조의 표현을 위한 방전으로 표시기로서의 효율을 결정하게 된다. 본 연구에서는 유지 방전 전압의 상승 시간의 변화에 따른 방전현상과 휘도, 효율의 변화를 살펴 보았다. 방전 현상에서의 가장 큰 변화는 교류형 플라즈마 방전 표시기의 방전 개시 전압과 방전 유지 전압의 변화이다. 유지 전압의 상승시간이 증가할수록 방전 개시 전압과 방전 유지 전압의 변화이다. 유지 전압의 상승 시간이 증가할수록 방전 개시 전압과 방전 유지 전압의 차(sustain margin)는 감소하여 상승 시간이 1$\mu$s/100V 이상의 영역에서는 방전 개시 전압과 방전 유지 전압이 차이가 없어지게 된다. 이는 방전 유지 전극 위의 유전체에 쌓이게 되는 벽전하(wall charge) 양의 감소에 의한 방전 약화의 영향을 보여질 수 있다. 그러나 방전 유지 전압의 형태와 전류의 시간적인 변화를 살펴보면 이러한 약한 방전은 벽전하의 감소에 의한 방전 시의 전계 감소보다는 방전 전류의 발생 시간이 방전 전압이 증가하여 최고점에 이르지 못한 시간에 위치하여 방전이 형성될 때의 전계가 강하지 못하기 때문인 것을 알 수 있다. 방전 전류를 측정한 결과에 의하면 방전 전류의 시작은 변위 전류가 흐르고 난 후부터 시작되며 그 결과 방전 전류가 최고점에 도달하는 시간은 방전 전압 상승 시간이 길어질수록 낮은 전압에서 형성되게 된다. 또한 방전 유지 전압의 상승 시간이 길어질수록 플라즈마 방전표시기의 휘도와 효율은 낮아지고 이 결과 또한 약한 전계에서의 방전에 의한 결과로 생각되어진다.플라즈마의 강도값을 입력하여 플라즈마의 radiation을 검출하고, 스퍼터링 공정중 실질적인 in-situ 정보로 이용하였다. PEM을 통하여 In/Sn의 플라즈마 강도변화를 조사하였다. 초기 In/Sn의 플라즈마 강도(intensity)는 강도를 100하여, 산소를 주입한 결과, plasma intensity가 35 줄어들었고, 이때 우수한 ITO 박막을 얻을 수 있었다. Pulsed DC power를 사용하여 아크 현상을 방지하였다. PET 상에 coating 된 ITO 박막의 표면저항과 광투과도는 4-point prove와 spectrophotometer를 이용하여 분석하였고, AES로 박막의 두께에 따른 성분비를 확인하였다. ITO 박막의 광투과도는 산소의 유량과 sputter 된 In/Sn ion의 plasma emission peak에 따라 72%-92%까지 변화하였으며, 저항은 37$\Omega$/$\square$ 이상을 나타내었다. 박막의 Sn/In atomic ratio는 0.12, O/In의 비율은 In2O3의 화학양론적 비율인 1.5보다 작은 1.3을 나타내었다.로 보인다.하면 수평축과 수직축의 분산 장벽의 비에 따라 cluster의 두께비가 달라지는 성장을 볼 수 있었고, 한 축 방향으로의 팔 넓이는 fcc(100) 표면의 경우 동일한 Ed+Ep값에 대응하는 팔 넓이와 거의 동일한 결과가 나타나는 것을 볼 수 있다. 따라서 이러한 비대칭적인 모양을 가지는 성장의 경우도 cluster 밀도, cluster 모양, cluster의 양 축 방향 길이 비, 양 축 방향의 평균 팔 넓이로부터 각 축 방향의 분산 장벽을 얻어낼 수 있을 것으로 보인다. 기대할 수 있는 여러 장점들을 보고하고자 한다.성이 우수한 시

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2006.05a
• /
• pp.200-204
• /
• 2006

본 연구에서는 새로 고안된 NOT-AND 논리에 의한 방전 논리 gate PDP의 입력 DC 방전특성에 대해 고찰하고 동작특성을 해석하였다. 새로 고안된 방전 AND gate는 방전 경로에 따른 전극사이의 전위차의 변화로 AND 출력을 유도한다. 이러한 방전 논리 소자를 가지는 PDP에서는 직류방전이 논리게이트의 역할을 한다. 실험결과 이 DC 입력방전을 위해 priming 방전을 인가한 경우가 인가하지 않은 경우에 비해 방전지연시간이 1/3로 단축되며 방전개시전압은 1/2로 감소하였다. 또한 이 priming 방전은 방전종료후 $30{\mu}s$ 정도까지 영향을 미친다. 그리고 이 직류방전의 시간적, 위치적 방전특성을 측정한 결과, 방전에 따른 시간적 거리의 변화는 상당한 영향을 미치나 인접 전극들의 위치적인 영향은 거의 미미하다는 결론을 얻었다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2003.10a
• /
• pp.59-59
• /
• 2003

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2008.05a
• /
• pp.33-36
• /
• 2008

PDP의 구동기술로서 가장 많이 사용되고 있는 ADS구동법은 어드레스 방전시 방전지연(discharge time delay)이 발생한다. 따라서 어드레서(address) 펄스의 폭이 충분히 넓어야 높은 휘도에서 균일한 방전을 할 수 있어 현재 고화질화에 많은 어려움을 갖고 있다. 본 논문에서는 어드레스 기입 시간에 따라 발생하는 방전지연시간에 대해 연구하였다. 그 결과 프라이밍(priming) 방전과의 시간차가 증가하면 방전지연시간이 증가하여 방전이 불안정해진다는 것과 어드레스 펄스 타이밍의 실제 표시방전 기간에 거의 영향을 미치지 않는다는 것을 측정결과로 확인하였다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.52 no.1
• /
• pp.135-139
• /
• 2015

The address discharge time lags are investigated in each subfield time in AC plasma display panel and a modified driving waveform is proposed to reduce the address discharge time lag by applying different additional scan voltage under no misfiring discharge production. The weak plasma discharge in AC PDP is generated by applying high positive-going ramp waveform to the scan electrode during the first reset period and that induce the production of the priming particle and wall charge. Because the wall charge becomes the wall voltage in a cell, the wall plus external address voltage produce the address discharge. However, as the wall charge in a cell is gradually disappeared as time passed, the address discharge time in the subfield time for 1 TV frame is lagged. In the first subfield time, the address discharge is faster produced than the other subfield time because the wall charge are much remained by the high positive-going ramp voltage during the reset period in the first subfield time. Meanwhile, from the second to last subfield, the address discharge production time is gradually delayed due to the dissipation of the wall charge in a cell. In this study, the address discharge time lags are measured in each subfield time and the total address discharge time lags are shortened by applying the different additional scan voltage during the address period in each the subfield time.

• Journal of IKEEE
• /
• v.19 no.3
• /
• pp.366-370
• /
• 2015

This paper proposes an alternating battery discharge method by balancing discharge time of battery cells, which significantly increases battery lifetime. In the conventional method, several battery cells are alternately discharged to make battery recovery effect, and this increases battery lifetime. In this case, there are some overlap intervals where several battery cells are ON to avoid system power cut-off, but this makes several problems due to the voltage differences of battery cells. To mitigate these problems, discharge time of battery cells are controlled to make battery cell voltages as equal as possible. Measurements show that the battery lifetime is exxtended by 19.2% in the proposed method.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.21 no.1
• /
• pp.28-34
• /
• 2007

In this research, the characteristics of the DC discharge that was the logical gate input of discharge logic gate PDP newly proposed was considered. The logical output is induced by controlling the potential difference of inter-electrode according to the discharge path in the discharge logic gate. From the experimental result the discharge time lag was shortened to 1/3 and the voltage has decreased to 1/2 in the case to apply priming discharge for improving stability of these DC discharges compared with the case when it is not applied. Moreover, after the priming discharge ends, the space charge generated by this discharge influences it up to about $30[{\mu}s]$. And, as a measured result of the influence that the space charge exerts on the DC discharge with the change in time and spatial distance, it has been understood that there is a possibility that going away spatially can slip out the influence of the discharge easily as for going away from the discharge time-wise. Therefore the conclusion that the discharge logic gates of each scanning electrode can be operated independently is obtained.

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.4 no.2
• /
• pp.33-40
• /
• 1990

고압 수은등의 전기적 특성을 예측하기 위한 컴퓨터 프로그램을 작성하였다. 즉 고압기체방전에서 성립되는 단위체적당 에너지 평형식과 입자의 밀도에 대한 연속방정식을 방전관의 반경과 시간에 대하여 풀어서 전류값을 예측하였다. 프로그램의 수행결과, 방전광에 입력된 에너지는 방사에너지로 가장 크게 손실되며, 전도손실은 시간에 무관하게 거의 일정한 것으로 나타났다. 또한 비교적 길이가 짧은 방전관의 특성을 예측하기 위하여 음극강하를 고려하여 산정한 길이를 추정하는 방법을 개발하였다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2009.05a
• /
• pp.153-156
• /
• 2009

본 논문에서는 어드레스 구간에서 벽전압 손실을 발생시키는 원인을 분석하고, 특히 어드레스 구간에서 각 전극간의 다양한 전위 조건이 어드레스 방전 지연 시간에 미치는 영향을 조사하였다. 실험 결과를 통하여 벽전압 손실은 전극간의 셀 전압이 동시 방전점에서 비방전 영역으로 이동한 조건에서는 영향을 받지 않지만, 전극간의 셀 전압이 방전 개시 전압의 조건에서는 큰 영향을 받게 되는 것을 확인하였다. 특히, XY 전극간의 전위조건에 의한 벽전압 손실보다는 AY 전극간의 전위 조건에 의한 벽전압 손실이 어드레스 방전 지연 시간 특성을 저해하는 주요한 원인임을 확인하였다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2008.10a
• /
• pp.3-6
• /
• 2008

PDP는 어드레스 기간 동안 유전체 위에 축적한 벽전하(Wall-Charge)를 이용하여 화상정보를 입력함으로서 표시방전 셀을 결정할 수 있다. 따라서 벽전하의 해석은 방전 셀 특성을 분석하기 위한 중요한 요소이나 실제 X-Y 전극 간 벽전압은 다른 인가 펄스의 영향과 공간전하의 영향이 작용하여 측정이 쉽지 않다. 본 논문에서는 공간전하의 영향과 다른 인가 펄스의 영향을 고려하여 실제 표시방전 펄스의 방전 조건과 동일한 조건을 만들어 벽전하가 소거된 상황의 방전개시전압을 측정하였으며 측정된 결과를 통해 벽전압을 계산하였다. 또한 공간전하 발생 후 시간을 변화시키면서 방전지연시간과 방전강도를 측정하여 방전 시 발생한 공간전하에 의한 영향을 분석하였다.