• 제목/요약/키워드: 반복설계알고리듬

검색결과 47건 처리시간 0.022초

최적의 BPCGH 설계를 위한 합성 반복 알고리듬 제안 (A Proposal of Combined Iterative Algorithm for Optimal Design of Binary Phase Computer Generated Hologram)

  • 김철수
    • 한국산업정보학회논문지
    • /
    • 제10권4호
    • /
    • pp.16-25
    • /
    • 2005
  • 본 논문에서는 최적의 이진 위상 컴퓨터형성홀로그램을 설계하기 위해 SA 및 GA를 합성한 새로운 방법을 제안하였다. 블럭단위 탐색을 하는 GA의 교배연산 및 돌연변이 연산과정 후에 화소단위의 면밀한 탐색을 하는 SA 알고리듬을 삽입하므로써 BPCGH의 성능을 개선시켰다. 컴퓨터 시뮬레이션에서 제안된 합성 반복 알고리듬이 기존의 SA 알고리듬보다 회절효율이 향상됨을 보였다.

  • PDF

개선된 이진 확장 GCD 알고리듬 기반 GF(2163)상에서 Iterative 나눗셈기 설계 (Design of Iterative Divider in GF(2163) Based on Improved Binary Extended GCD Algorithm)

  • 강민섭;전병찬
    • 정보처리학회논문지C
    • /
    • 제17C권2호
    • /
    • pp.145-152
    • /
    • 2010
  • 본 논문에서는 표준기저(standard basis) 표기법을 이용하여 GF($2^{163}$) 상에서개선된 나눗셈 알고리듬을 제안하고, 제안한 알고리듬을 기반으로 한 반복 하드웨어 구조(iterative hardware structure)를 갖는 고속 나눗셈기를 설계한다. 제안한알고리듬은 이진 확장 GCD 알고리듬을 기본으로 하고 있으며, 모듈러감소 (modular reduction)를 위한 모든 산술연산은 기존의 방법과 달리 하나의 while루프 내에서 수행된다. 제안된 알고리듬을 기본으로 하여 설계된 나눗셈기는 모듈러 연산을 위한 각 모듈이 하나의 클럭에 의해서제어되므로 계산 속도가 매우 빠르다. 여기에서 사용하는 감소 다항식(reduction polynomial)은 SEC2 (Standards for Efficient Cryptography) 에서 권장하는 $f(x)=x^{163}+x^7+x^6+x^3+1$이며, 차수(degree) m은 163을 사용한다. 제안한 알고리듬은 Verilog HDL(Hardware Description Language)을 사용하여 FPGA로 구현되었으며, Xilinx-VirtexII XC2V8000 FPGA 상에서 85MHz로 동작함을 확인하였다. 또한, 구현 결과 및 성능 평가를 통하여 제안한 알고리듬의 종래의 두 알고리듬보다 성능이크게 개선됨을 보인다.

메타모델 기반 다단계 최적설계에 대한 순차적 알고리듬 (A Sequential Algorithm for Metamodel-Based Multilevel Optimization)

  • 김강민;백석흠;홍순혁;조석수;주원식
    • 대한기계학회:학술대회논문집
    • /
    • 대한기계학회 2008년도 추계학술대회A
    • /
    • pp.1198-1203
    • /
    • 2008
  • An efficient sequential optimization approach for metamodel was presented by Choi et al [6]. This paper describes a new approach of the multilevel optimization method studied in Refs. [5] and [21-25]. The basic idea is concerned with multilevel iterative methods which combine a descent scheme with a hierarchy of auxiliary problems in lower dimensional subspaces. After fitting a metamodel based on an initial space filling design, this model is sequentially refined by the expected improvement criterion. The advantages of the method are that it does not require optimum sensitivities, nonlinear equality constraints are not needed, and the method is relatively easy to understand and use. As a check on effectiveness, the proposed method is applied to a classical cantilever beam.

  • PDF

최적의 MUX-based FPGA 설계를 위한 하드웨어 할당 알고리듬 (A Hardware Allocation Algorithm for Optimal MUX-based FPGA Design)

  • 인치호
    • 한국통신학회논문지
    • /
    • 제26권7B호
    • /
    • pp.996-1005
    • /
    • 2001
  • 본 논문에서는 ASIC 벤더의 셀 라이브러리와 MUX-based FPGA에 있는 고정된 입력을 갖는 연결구조의 수를 최소화하는 하드웨어 할당 알고리듬을 제안한다. 제안된 할당 알고리듬은 연산자간을 연결하는 신호선이 반복적으로 이용되어 연결 신호선 수가 최소가 될 수 있도록 연산자를 할당한다. 연결 구조를 고려한 이분할 그래프에 가중치를 설정하고 변수와 레지스터간의 최대 가중치 매칭을 구함으로써 레지스터 할당을 수행한다. 또한 연결구조에 대한 멀티플렉서의 중복 입력을 제거하고 연산자에 연결된 멀티플렉서간의 입력을 교환하는 입력 정렬 과정으로 연결구조를 최소화한다. 벤치마크 실험을 통하여 제안된 알고리즘의 효용성을 보인다.

  • PDF

최적의 설계 자동화를 위한 최소자원 할당 알고리듬 (A Minimum Resources Allocation Algorithm for Optimal Design Automation)

  • 김영숙;인치호
    • 한국ITS학회 논문지
    • /
    • 제6권3호
    • /
    • pp.165-173
    • /
    • 2007
  • 본 논문에서는 최적의 설계 자동화를 위한 최소자원 할당 알고리듬을 제안한다. 제안된 할당 알고리듬은 연산자 간을 연결하는 신호선이 반복적으로 이용되어 연결 신호선 수가 최소가 될 수 있도록 기능 연산자를 할당한다. 레지스터 할당 시 연결구조에 따라 가중치를 갖는 구간 그래프를 구성한다. 최소의 클러스터 파티션 알고리듬을 이용하여 생성된 최대 크기의 클러스터들에 연결구조가 고려된 레지스터들을 할당한다. 또한 연결구조에 대한 멀티플렉서의 중복 입력을 제거하고 연산자에 연결된 멀티플렉서 간의 입력을 교환하는 입력 정렬 과정으로 연결 구조를 최소화한다. 또한, 벤치마크 실험을 통하여 제안된 알고리즘의 효용성을 보인다.

  • PDF

반복 복호 횟수 감소를 통한 저전력 LDPC 복호기 설계 (Design of a Low-Power LDPC Decoder by Reducing Decoding Iterations)

  • 이준호;박창수;황선영
    • 한국통신학회논문지
    • /
    • 제32권9C호
    • /
    • pp.801-809
    • /
    • 2007
  • LDPC 부호는 4G 이동통신 시스템에 적합한 오류 정정 부호이다. 그러나 알고리듬의 특성상 좋은 BER 성능을 위해서는 반복 복호에 의한 많은 연산량이 요구된다. 본 논문에서는 복호지연과 전력 소모에 대한 복호기의 성능을 증가시키기 위하여 반복 복호 횟수를 줄이는 알고리듬에 대하여 제안한다. 제안된 알고리듬은 현재 LLR 복호값과 이전 LLR 복호값 사이의 변화를 측정하고 변화 방향을 예측하며, 패리티 검사식을 만족시켜 수렴속도를 높이도록 LLR 값의 sign 비트를 반전시킨다. 실험결과, 제안한 방법은 BER 성능의 감소 없이 반복 복호 횟수를 약 33% 정도 줄이는 것이 가능하며 감소된 반복 복호 횟수에 비례하여 소모 전력도 감소시킬 수 있다.

선형계획을 이용한 유도 정밀도 계수 FIR 필터의 설계 (Design of FIR Filters with Finite Precision Coefficients Using LP(Linear Programming))

  • 조남익;이상욱
    • 한국통신학회논문지
    • /
    • 제19권12호
    • /
    • pp.2386-2396
    • /
    • 1994
  • 본 논문에서는 최적의 유한 정밀도 계수를 갖는 1차원 및 2차원 필터 설계 알고리듬을 제안하였다. 제안된 알고리듬은 선형 계획(LP-linear programming)을 반복적으로 사용하는 BaB(branch and bound) 알고리듬에 인접해 있는 SP(sub-problem)들의 최적해가 서로 매우 밀접한 관계가 있다는 사실에 기초를 두고 있다. 기존의 설계 알고리듬은 각 SP를 풀기 위하여 LP를 새로 수행한 반면에, 제안된 알고리듬은 인접한 SP들 사이의 관계를 이용하여 LP의 입력이 되는 주파수 제한조건의 수를 크게 줄인다. 따라서 기존의 방법에 비하여 전체적인 이산계수 FIR 필터 설계의 계산량이 줄어든다. 또한, 본 논문에서는 계수가 특히 2의 멱승의 합으로 주어지는 경우 기존의 방법보다 더욱 효율적인 가지치기 방법을 제안하였다. 이러한 가지치기 방법을 제안된 LP 해결 방법과 함께 이용함으로써 2의 멱승의 합으로 계수가 주어지는 필터의 설계 시간을 더욱 크게 줄일 수 있음을 보였다.

  • PDF

Max-Log-MAP을 이용한 Gray 부호화된 PAM 신호의 연판정 계산식 (Soft decision for Gray Coded PAM Signals Using Max-Log-MAP)

  • 현광민;윤동원
    • 한국통신학회논문지
    • /
    • 제31권2C호
    • /
    • pp.117-122
    • /
    • 2006
  • 본 논문에서는 로그 최우비(log likelihood ratio, LLR)를 이용하여 Gray 부호화된 PAM신호를 위한 비트 연판정 계산식을 제안한다. 이 계산식은 Gray 매핑 특성을 이용하여 Max-Log-MAP 알고리듬에서 필요한 max0/min0 함수를 사용하지 않고 산술 연산만을 사용하기 때문에 구현이 간단하다. 제안된 식의 결과는 기존 Max-Log-MAP 알고리듬의 결과와 일치한다. 또한, 식에 사용되는 인자들은 송수신 시스템이 서로 공유하는 정보와 수신된 심벌 값만을 이용하여 계산한다. 따라서 본 논문에서 제안된 알고리듬은 일반적으로 많이 사용하는 이진 반복 복호기 등과 함께 실제 응용 설계에 적용이 가능하며, 특히 실제 설계에 적용되는 기존의 여러 가지 알고리듬에 비하여 구조가 유연하고 효율적이며 정확한 비트별 LLR을 제공하는 효율적인 방법 중의 하나이다.

ICS 중계기를 위한 적응형 채널추정 알고리듬 설계 (A Design of Adaptive Channel Estimate Algorithm for ICS Repeater)

  • 이석희;송호섭;방성일
    • 대한전자공학회논문지TC
    • /
    • 제46권3호
    • /
    • pp.19-25
    • /
    • 2009
  • 본 논문에서는 이동통신채널에서 발생하는 간섭현상을 제거하기 위한 적응형 채널추정(adaptive channel estimate) 알고리듬을 제안하였다. 기존 LMS 알고리듬은 입출력사이 오차를 줄이기 위해 사용하는 첫 기준신호의 선택에 따라 수렴속도와 오차정확도에 많은 영향을 받는다. 본 논문에서 제안한 적응형 채널추정 알고리듬은 간섭신호와 유사한 기준신호를 정하기 위해 LMS 알고리듬을 수행하기 전에 병렬의 컨볼루션 연산을 수행한다 컨볼루션 연산을 통해 출력된 신호는 채널의 지연시간과 진폭특성을 가지고 있어 간섭신호와 유사한 특성을 가진다. 제안된 알고리듬의 성능평가는 이동통신환경과 유사한 Jake's 모델에 Doppler 주파수는 130 Hz, Random한 5개의 경로가 존재하는 Rayliegh 다중경로 채널환경에서 실험하였다. 모의실험결과 기존 LMS 알고리듬은 데이터 150개를 반복 수행함으로써 약 -40 dB의 제곱오차수렴을 보였고 제안한 적응형 채널추정 알고리듬은 데이터 200개를 반복 수행함으로써 약 -80 dB의 제곱오차수렴을 보였다. 데이터의 반복연산에 따른 수렴속도는 다소 증가하였으나 제곱오차정확도는 약 40 dB의 우수한 개선특성을 보였다.

최대 상호코렌트로피 알고리듬을 위한 스텝사이즈 정규화 (Step Size Normalization for Maximum Cross-Correntropy Algorithms)

  • 김남용
    • 한국통신학회논문지
    • /
    • 제41권9호
    • /
    • pp.995-1000
    • /
    • 2016
  • 무작위 발생된 심볼 집합과 최대 상호 코렌트로피 (maximum cross-correntropy) 로 설계된 MCC 알고리듬은 최소자승평균 (MSE) 기반 알고리듬과 달리, 충격성 잡음 하에서 최적 가중치가 동요 없이 안정을 유지하며 그 요인이 오차 전력에 따라 입력의 세기를 조절하는 입력 크기 조정기 (input magnitude controller, IMC)에 있음이 밝혀졌다. 이 논문에서는 스텝사이즈를 정규화한 알고리듬 (normalized MCC, NMCC)를 제안하였으며 여기서 IMC 통과된 신호 전력은 1-pole 저역 통과 필터로 반복적 추정한다. 두 가지 다중경로 채널 모델과 충격성 잡음 환경에서 시행된 시뮬레이션 결과, 정규화된 NMCC알고리듬은 MCC알고리듬에 비해 정상상태 MSE에서 1 dB 정도의 성능 향상을, 수렴 속도에서도 500 샘플 정도 빠른 성능을 나타냈다.