• 제목/요약/키워드: 반도체소자

검색결과 1,679건 처리시간 0.038초

s-wave 무반사 조건을 이용한 $Si_3N_4$ 박막과 c-Si 기판사이의 계면층 결정 (Determination of Interface Layer between $Si_3N_4$ Thin Films and c-Si Substrate Using S-wave Antireflection)

  • 김현종;조용재;조현모;이윤우;김상열
    • 한국광학회:학술대회논문집
    • /
    • 한국광학회 2000년도 제11회 정기총회 및 00년 동계학술발표회 논문집
    • /
    • pp.172-173
    • /
    • 2000
  • 디지털 시대에 접어들면서 반도체 소자들에 대한 고속화 및 소형화 요구가 더욱 증대되었으며 이를 충족시키기 위해서 고집적, 고성능의 소자 제작기술에 대한 관심이 높아지고 있다. 이에 따라 필연적으로 게이트 유전 박막의 두께가 1 nm 정도까지 얇아질 것으로 예측되고 있다[표 1 참조].$^{(1)}$ 박막의 두께가 얇아지면서 박막과 기판 사이에 존재하는 계면층이 반도체 소자의 결함 원인으로 대두되었고 이러한 결함을 제거하기 위해서는 계면층에 대한 정보를 정확하게 알아내어야 한다. (중략)

  • PDF

Cobalt 박막의 선택적 증착을 위한 MOCVD공정 연구

  • 서경천;신재수;윤주영;김진태;신용현;이창희;강상우
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2010년도 제39회 하계학술대회 초록집
    • /
    • pp.41-41
    • /
    • 2010
  • 반도체 소자의 선폭이 감소함에 따른 금속배선의 저항이 증가하면서 반도체 배선물질을 copper로 대체하려는 연구가 진행되고 있다. 그러나 copper를 금속배선에 사용하게 되면 대기 상에서 노출 시 쉽게 산화가 일어나며 형성된 산화물의 미세조직이 치밀하지 못하여 계속적인 산화가 진행되고, 후속 열처리 공정 시 copper가 유전체로 확산되어 소자의 정상적인 작동을 방해하게 되는 문제점을 가지고 있다. 이러한 문제점을 해결하기 위해서 copper의 확산 및 산화를 방지하는 물질로 cobalt가 각광받고 있다. Cobalt는 낮은 저항과 열적 안정성이 우수하여 copper와의 연동에 문제가 없으며, 소자의 작동에도 영향을 미치지 않는다. Cobalt 박막의 적용을 위해 patterning 단계를 줄일 수 있는 선택적 증착공정의 개발도 요구되고 있다. 본 연구에서는 우수한 층덮힘(step coverage)과 양질의 박막을 증착할 수 있는 MOCVD 공정을 이용하였고, cobalt 전구체로서 $Co(hfac)_2$ (hfac: hexafluoroacethylacetonate) 전구체와 $Co_2$ (CO)8 (CO: carbonyl) 전구체를 사용하였다. 각각의 전구체에 따라 선택적 증착이 가능한 공정조건을 찾기 위한 연구를 진행하였다.

  • PDF

DC 마그네트론 스퍼터링법으로 증착한 비정질 IZO와 결정질 ITO박막의 열전 특성 (Thermoelectric and electrical properties of amrophous IZO and crystalline ITO thin films)

  • 변자영;김서한;송풍근
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2016년도 추계학술대회 논문집
    • /
    • pp.159-159
    • /
    • 2016
  • 세계적으로 대체 에너지는 중요한 이슈가 되고 있으며, 이들 중 열전 재료는 열 에너지를 전기 에너지로 바꿀 수 있는 열전 재료가 각광 받고 있다. 그 중, 박막 형태의 열전 재료는 벌크 형태에 비해 나노 구조화가 용이하여 열전 특성을 향상 시킬 수 있는 잠재력을 지니고 있다. 특히, 박막형 열전 소자는 정밀 온도 제어가 가능하며, 소형화 기기의 응용이 가능하여, 고 직접화 전자 소자의 발열 문제를 해결 할 수 있어 더욱 주목 받고 있다. 박막형 열전소자 중 산화물 반도체계에 대한 연구가 활발히 진행되고 있으며, 이러한 산화물 반도체는 기존의 화합물 반도체인 Pb-Te, Bi-Te 등의 기존의 재료에 비해 낮은 독성을 가진다. 또한, 고온에서 열적 안정성이 우수하여 고온에서 적용 가능하다는 장점을 가진다. 열전재료의 효율은 열전 성능 지수(ZT)와 Power factor(PF)로 평가된다.

  • PDF

Si기반 n-MOSFET의 임팩트이온화모델 분석 (Analysis of Impact ionization models for Si n-MOSFET)

  • 고석웅;김재홍;임규성;;정학기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2002년도 춘계종합학술대회
    • /
    • pp.268-270
    • /
    • 2002
  • 반도체소자의 전자전송특성을 해석하기 위하여 임팩트이온화현상은 매우 중요하다. 임팩트이온화는 전자-정공쌍들의 생성과정이므로 소자에 인가되는 전압이나 온도에 따라 소자의 특성이 변화될 수 있다. 본 연구에서는 Constant Voltage 스켈링이론을 적용하여 게이트 길이를 50nm까지 스케일 다운하였으며 TCAD시뮬레이터를 이용하여 세 가지 모델-Van Overstraeten, Okuto, Ours-에 대하여 임팩트이온화와 breakdown등을 비교 분석하였다.

  • PDF

나노 임프린트 공정에서의 기계적 물성 측정 (Mechanical Property Measurement in Nano Imprint Process)

  • 김재현;이학주;최병익;강재윤;오충석
    • 한국정밀공학회지
    • /
    • 제21권6호
    • /
    • pp.7-14
    • /
    • 2004
  • 나노 임프린트 기술은 기존의 광학적 리소그라피 (optical lithography) 기술보다 저렴한 비용으로 나노 구조물을 대량으로 제조할 수 있을 것으로 기대되고 있는 기술이다. 현재까지 반도체 공정기술의 주류를 이루고 있는 광학적인 리소그라피 기술은, 100nm이상의 CD(Critical Dimension)를 가지는 구조물들을 정밀하게 제조하여, 미소전자공학 (microelectronics) 소자, MEMS/MEMS, 광학소자 등의 제품들을 대량으로 생산하는 데에 널리 활용되고 있다. 반도체 소자의 고집적화 경향에 따라 100 nm 이하의 CD를 가지는 나노 구조물들을 제조할 필요성이 높아지고 있지만, 광학적인 방법으로는 광원의 파장보다 작은 구조물들을 제조하기가 어렵다. 보다 짧은 파장을 가지는 광원을 이용하는 리소그라피 장비가 계속적으로 개발되고 있으나, 그에 따른 장비 비용 및 제조 단가가 기하급수적으로 증가하고 있다.(중략)

신경신호기록용 능동형 반도체미세전극을 위한 CMOS 전치증폭기의 잡음특성 설계방법 (Noise Performance Design of CMOS Preamplifier for the Active Semiconductor Neural Probe)

  • 김경환;김성준
    • 대한의용생체공학회:의공학회지
    • /
    • 제21권5호
    • /
    • pp.477-485
    • /
    • 2000
  • 본 논문에서는 신경신호기록을 위한 반도체 미세전극용 전치증폭기의 잡음특성을 설계하기 위한 체계적인 방법을 제시한다. 세포외기록(extracellular recording)에 의하여 측정된 신경신호와 전형적인 CMOS소자의 저주파 잡음특성을 함계 고려하여 전체 신호대잡음비를 계산하였다. 2단 CMOS 차동증폭기에 대한 해석과 함께 신호대잡음비에 중요한 영향을 끼치는 요소들에 대하여 설명하였다. 출력잡음전력에 대한 해석적인식을 유도하였으며 이로부터 회로설계자가 조절할 수 있는 주파수응답과 소자 파라미터들을 결정하였다. 입력소자의 크기와 트랜스컨덕턴스의 비가 최적영역으로부터 약간 벗어날 경우에 신호대잡음비가 크게 저하됨을 보였다. 이와 함께 만족스런 잡음특성을 위한 증폭이의 설계 변수 값들도 제시하였다.

  • PDF

PRAM 소자를 위한 GST의 결정화 및 HRTEM분석

  • 박유진;이정용;김성일;염민수;성만영;김용태
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2005년도 추계 학술대회
    • /
    • pp.73-77
    • /
    • 2005
  • 고분해능 투과전자현미경을 이용하여 PRAM소자의 상변화물질인 $Ge_{2}Sb_{2}Te_{5}(GST)$의 결정화에 관해 미세구조 분석을 수행하였다. 결정성을 측정하는 일반적인 방법인 XRD법에 비해 고분해능 투과전자현미경을 이용한 미세구조 분석은 XRD에서 분석할 수 없는 결정화 초기 양상을 분석할 수 있을 뿐만 아니라, 소자내부의 국부적인 영역과 같이 특정한 영역에서의 결정구조 및 원자배열에 관한 분석이 가능하였다. 이를 통해 GST박막의 전기적 특성이 결정립 크기에 직접적으로 연관성이 있음을 밝혀내었다. GST의 결정구조 및 원자배열에 관해서는, 제한시야전자회절 기법을 통해 준안정상에서의 GST는 FCC 구조를 가지고 안정상의 GST는 hexagonal 구조를 가짐을 보여주었으며, 고분해능 이미지 관찰을 통해 원자단위로 GST의 결정성을 규명하였다.

  • PDF

전이금속이 도핑된 Si 박막의 열처리 효과에 따른 구조 및 자기적 성질

  • 서주영;박상우;이경수;송후영;김은규;손윤
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2011년도 제40회 동계학술대회 초록집
    • /
    • pp.184-184
    • /
    • 2011
  • 반도체 전자 소자의 초고집적회로(VLSI, Very Large Scale Integrated Circuit)가 수년간 지속됨에 따라 실리콘 기반으로 하는 MOSFET 성능의 한계에 도달하게 되었다. 재료 물성, 축소, 소자 공정 등에 대한 원인으로 이를 극복하고자 하는 재료와 성능향상에 관한 연구가 진행되고 있다. 이에 기존 시스템의 전자의 전하 정보만을 응용하는 것이 아니라 전자의 스핀 정보까지 고려하는 스핀트로닉스 연구분야가 주목을 받고 있다. Spin-FET는 스핀 주입, 스핀 조절, 스핀측정 등으로 나뉘어 연구되고 있으며 이 중 스핀 주입의 효율 향상이 우선시 해결되어야 한다. 일반적으로 스핀 주입 과정에서 소스가 되는 강자성체와 스핀 확산 거리가 긴 반도체 물질과의 Conductance mismatch가 문제되고 있다. 이에 자성 반도체는 근본적인 문제를 해결하고 반도체와 자성체의 특성을 동시에 나타내는 물질로써, Si과 Ge (4족) 등의 반도체뿐만 아니라, GaAs, InP (3-5족), ZnO, ZnTe (2-6족) 등의 반도체 또한 많은 연구가 이루어지고 있다. 자성 반도체에서 해결해야 할 가장 큰 문제는 물질이 자성을 잃는 Curie 온도를 상온 이상으로 높이는 것이다. 이에 본 연구는 전이금속이 도핑된 4족 Si 반도체 박막을 성장하고 후처리 공정을 통하여 나타나는 구조적, 자기적 특성을 연구하였다. 펄스 레이저 증착 방법을 통하여 p-type Si 기판위에 전이금속 Fe이 도핑된 박막을 500 nm 로 성장하였다. 성장 온도는 $250^{\circ}C$로 하였고, 성장 분압은 $3 {\times}10^{-3}$Torr 로 유지하며 $N_2$ 가스를 사용하였다. 구조적 결과를 보기 위해 X선 회절 분석과 원자력 현미경 결과를 확인하였고, 자기적 특성을 확인하기 위해 저온에서 초전도 양자 간섭계로 조사하였다. XRD를 통해 (002)면, (004)면의 Si 기판 결정을 보았으며, Fe 관련된 이차상이 형성됨을 예측해 보았다. ($Fe_3Si$, $Fe_2Si$ 등) 초전도 양자 간섭계에서 20 K에서 측정한 이력 현상을 관찰하고, 온도변화에 따른 전체 자기모멘트를 관찰하였으며 이는 상온에서도 강자성 특성이 나타남을 확인하였다.

  • PDF

고전계 하에서 반도체 연면방전 특성 (The Characteristics of Surface Flashover on the Semiconductor in High Electric-Field)

  • 이세훈;이충식
    • 조명전기설비학회논문지
    • /
    • 제16권1호
    • /
    • pp.35-43
    • /
    • 2002
  • 새로운 형태의 고체 상태의 대전력, 고속전자장치인 광전도 전력스위치(PCPS)의 개발과 대전력 및 고전압 상태하에서 광전도 전력스위치의 고전계 동작특성을 규명하기 위해서 많은 연구가 행해지고 있다. 그러나 표면 섬락 현상이 확실하고 효과 있는 고속, 고압스위칭 소자의 실현을 방해하고 있다. 이러한 연면방전의 물리적 현상의 명백한 이해는 새로운 기술과 소자구성을 발전시키는데 매우 중요할 뿐 아니라, 고전계·고전압에서의 동작특성을 향상시키는데 있어서도 특별한 의미를 가진다. 뿐만 아니라 고전계, 고전력 소자들을 안전하게 동작할 수 있게 하기 위해서도 필요하다. 연면방전 및 표면 절연파괴현상은 반도체 벌크 파괴 전계보다 훨씬 낮은 전계에서 적용되어 파괴된 모든 소자들에서 발생하기 때문에 이러한 문제를 해결하는 매우 실용적인 방법이 소자의 표면을 절연물로 페시베이션하는 것이다. 페시베이션된 소자들은 고전계에서 언페시페이션된 소자에 비해 매우 좋은 동작특성을 나타내므로, 본 논문에서는 페시베이션된 소자와 언페시베이션된 소자간의 I-E특성과 파괴 메커니즘을 규명하고 더 나아가 다중 페시베이션에 대한 몇몇 특성 값을 제시한다.

InGaZnO 박막 트랜지스터에 대한 광조사 및 게이트 바이어스 스트레스에 대한 열화 현상 분석

  • 김병준;전재홍;최희환;서종현
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
    • /
    • pp.177-177
    • /
    • 2013
  • 디스플레이 화소 스위치 소자로 수소화된 비정질 실리콘 박막 트랜지스터를 금속 산화물 반도체 박막 트랜지스터(thin film transistor, TFT)로 대체하기 위한 연구가 활발히 진행되고 있다. 금속 산화물 중에서 박막 트랜지스터의 활성층으로 응용이 가능한 가장 대표적인 물질은 인듐(In), 갈륨(Ga), 아연(Zn), 산소(O) 화합물인 InGaZnO이다. InGaZnO TFT의 전기적 특성은 비정질 실리콘보다 우수한 것으로 확인이 되었지만, 소자의 신뢰성은 아직까지 해결해야 할 문제로 남아있다. 본 연구에서는 InGaZnO TFT를 제작하여 게이트 바이어스와 빛을 소자에 동시에 인가했을 때 발생하는 소자의 열화현상을 분석하였다. 다양한 채널 폭과 길이를 갖는 InGaZnO TFT를 제작하고 동시에 활성층의 구조를 두가지로 제작하였다. 첫번째는 활성층의 폭이 소오스/드레인 전극 폭보다 넓은 구조(active wide, AW)이고 두번째는 활성층의 폭이 소오스/드레인 전극 폭보다 좁은 구조(active narrow, AN) 구조이다. 이들 소자에 대해 +20 V의 게이트 바이어스와 빛을 동시에 인가하여 10000초 후의 소자 특성을 초기 특성과 비교하였을 때는 열화가 거의 발생하지 않았다. 반면 -20 V의 게이트 바이어스와 빛을 동시에 인가하여 10000초 후의 소자 특성을 초기 특성과 비교하면 전달특성 곡선이 음의 게이트 전압 방향으로 이동함과 동시에 문턱전압이하의 동작 영역에서 전달특성 곡선의 hump가 발생하였다. 이 hump 특성은 AW 구조의 소자와 AN 구조의 소자에서 나타나는 정도가 다름을 확인하였다. 이러한 열화 현상의 원인으로 음의 게이트 바이어스와 빛이 동시에 인가될 경우 InGaZnO 박막 내에는 활성층 내에 캐리어 밀도를 증가시키는 donor type의 defect가 발생하는 것으로 추정할 수 있었다. 추가적으로 활성층의 테두리 영역에서는 이러한 defect의 발생이 더 많이 발생함을 알 수 있었다. 따라서, 활성층의 테두리 영역이 소오스/드레인 전극과 직접 연결이 되는 AN 구조에서는 hump의 발생정도가 AW 구조보다 더 심하게 발생한 것으로 분석되었다.

  • PDF