• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.2
• /
• pp.697-700
• /
• 2004

The SBT$(Sr_{0.8}Bi_{2.4}Ta_2O_9)$ thin films for semiconductor device were deposited on Pt-coated $Pt/TiO_2/SiO_2Si$ wafer by RF magnetron sputtering method at $400[^{\circ}C]$ and annealed at the temperature range from $600[^{\circ}C]$ to $850[^{\circ}C]$. The top electrodes(Pt) were deposited on SBT thin film by DC sputtering method. The crystallinity of SBT thin films were increased with increase of annealing temperature in the temperature range of $600[{\circ}C]\sim850[^{\circ}C]$. The annealing temperature properties were to be most excellent in the case of annealed SBT thin film at $750^{\circ}C]$. And, the maximum remanent polarization$(2P_r)$ and the coercive electric field$(E_c)$ at annealing temperature of $750[^{\circ}C]$ obtained about $11.60[{\mu}C/cm^2]$ and 48[kV/cm], respectively. Specially, it was seen that fatigue properties does not change in $10^{10}$ switching cycle.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.473-478
• /
• 2021

CNTFET은 기존 반도체 소자의 성능을 약 13배 향상시킬 수 있어 큰 관심을 받아 왔지만, CNT를 일정하게 배치시키는 공정의 미성숙으로 인해 상용화에 어려움을 겪어 왔다. 이러한 어려움을 극복하기 위해, 그동안 알려진 CNTFET 공정상 한계를 고려한 회로 디자인 방법이 점점 높은 관심을 받고 있다. SRAM은 마이크로프로세서를 구성하는 주요 요소로서 캐시 메모리 안에 규칙적으로 그리고 반복적으로 배치되어 있어, SRAM 안의 CNT는 다른 회로 블록에 비해 보다 쉽게 그리고 고밀도로 배치될 수 있는 장점이 있다. 이러한 장점을 활용하기 위해, 본 논문에서는 CNT 밀도를 고려한 SRAM 셀의 회로 디자인 방법을 소개하고 그 성능 향상 정도를 HSPICE 시뮬레이션으로 검토하고자 한다. 시뮬레이션 결과, SRAM에 CNTFET을 적용할 경우, gate width를 약 1.7배 줄일 수 있음을 발견하였으며, 동일한 gate width에서 CNT 밀도를 높였을 경우, 읽기 속도 또한 약 2배 정도 향상될 수 있음을 알 수 있었다.

• 융합정보논문지
• /
• 제9권3호
• /
• pp.75-81
• /
• 2019

본 논문은 유기물로 이루어진 폴리머 기판상에 저온 다결정 실리콘 박막트랜지스터 제조방법에 대해 연구하였다. 먼저, 폴리머 기판에 화학증착방식으로 비결정 실리콘 박막을 증착하였고, 열처리 장치인 퍼니스로 탈수소 및 활성화 공정을 430도에서 2시간동안 진행하였다. 이후 엑시머 레이저를 이용하여 결정화를 진행하여 다결정 실리콘 반도체 막을 제조하였다. 이 박막은 박막트랜지스터 제작을 위한 활성층으로 사용하였다. 제작된 p형 박막트랜지스터는 이동도 $77cm^2/V{\cdot}s$, on/off 전류비는 $10^7$이상의 동작특성을 보였고, 이는 결정화된 박막내부에 결함 농도가 낮음을 의미한다. 이 결과로 유기물 기판상에 엑시머 레이저로 형성된 다결정 실리콘으로 제작된 전자소자는 플렉서블 AMOLED 디스플레이 회로 형성에 최적의 기술임을 알 수 있다.

• 한국전자파학회논문지
• /
• 제29권12호
• /
• pp.924-934
• /
• 2018

본 논문에서는 화포탐지 레이다에 사용되기 위해서 개발된 C-대역 평면형 능동위상배열 안테나의 설계 및 제작 그리고 측정 결과를 소개한다. 안테나는 3,000여 개의 반도체 송수신 채널과 복사소자를 삼각배열로 배치하고, DBF(digital beam forming)를 사용하여 수신빔을 형성하기 위한 14개 부배열(12개 주 채널, 2개 SLB 채널)을 구성하여 개발하였다. 개발된 평면형 능동위상 배열 안테나의 성능을 확인하기 위해 근접 전계 시험 시설을 이용하였으며, 송신 패턴 측정을 통해 송신 안테나이득, 부엽 레벨, 수신 패턴 측정을 통해 수신 안테나이득, 부엽레벨, 디지털빔 형성, 빔조향 범위, G/N을 확인하였다. 송신 수신 패턴 측정 결과, 개발 목표성능을 만족함을 확인하였다.

• 한국결정성장학회지
• /
• 제28권6호
• /
• pp.263-270
• /
• 2018

최근 반도체, 디스플레이 제조장비용 세라믹소재로 대전방지 기능을 가지는 다공성 세라믹스가 시급히 요구되고 있다. 본 연구에서는 다공성 산화티탄-산화망간 기지상에 산화티탄 나노분말을 첨가하여 부분소결함으로써 $10^8-10^{10}$ ohm의 표면저항을 가지고 향상된 기계적 강도를 가지는 다공성 세라믹스를 제조하였다. 나노 크기의 산화티탄 분말을 첨가함으로써 입자 사이의 목 형성을 강화하였고, 그 결과 꺽임강도를 170 MPa(@기공률 15 %), 110 MPa(@기공률 31 %) 수준으로 증가시킬 수 있었다. 이는 P-25를 첨가하지 않았을 때의 꺽임강도(80 MPa @ 기공률 26 %)에 비하여 주목할만큼 증가한 값으로 단순한 기공률 감소가 아닌 목 형성등 미세구조 변화에 따른 것으로 판단된다. 개발 세라믹스를 적용한 OLED 유연소자 제조공정용 공기부상용 모듈을 제작하여 진공척의 성능을 평가하였다.

• 한국전자통신학회논문지
• /
• 제14권3호
• /
• pp.619-626
• /
• 2019

나노 공정기술을 이용한 반도체 및 회로기술의 발전은 의료용 삽입형 기기(MID)의 소형화, 감도, 수명, 신뢰성을 더욱 향상했지만, 최근 MID의 지속적인 동작을 위한 전원의 지속적인 제공 여부가 중요한 도전과제 중 하나이다. 이러한 이유로 신체 내에서 다양한 생체 역학 에너지를 활용하는 자체 전원 이식형 의료기기가 최근에 많이 연구되고 있다. 본 논문에서는 TENG를 이용한 자가발전을 통해 재충전이 가능한 심장박동기를 개발하였다. 그리고 우리는 대형동물의 동작에 따라 삽입된 심장박동기에 내장된 TENG의 발전을 검증하였다. 동물의 움직임으로부터 수집되는 전력은 2.47V로 심장박동기에 센싱을 위해 필요한 전압(1.35V)보다 높은 전원을 획득할 수 있었다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.832-838
• /
• 2019

본 논문에서는 차세대 전력 반도체 소자인 4H-SiC MOSFET에 대해 연구하였다. 특히 3300V급에서 기존의 DMOSFET 구조보다 개선된 전기적 특성을 갖는 Semi-SuperJunction MOSFET 구조를 제안하였으며, TCAD 시뮬레이션을 통해 기존의 MOSFET과 전기적 특성을 비교 분석하였다. Semi-SJ MOSFET 구조는 부분적으로 SJ를 도입한 구조로, 2차원의 공핍 효과를 통해 전계 분포가 개선되며, 항복 전압이 증가한다. 항복 전압의 개선을 통해 얻은 이득으로, 높은 농도의 도핑이 가능하기 때문에 온 저항을 개선시킬 수 있다. 제안한 Semi-SJ MOSFET 구조는 DMOSFET보다 항복 전압이 8% 감소하지만, 온 저항이 80% 감소한다. 또한 DMOSFET 구조를 개선한 Current Spreading Layer(CSL)구조에 비해서도 온 저항이 44% 감소한다.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.295-301
• /
• 2019

바이오샘플의 DNA를 대량 증폭할 수 있는 휴대형 실시간 중합효소연쇄반응(Real-time PCR) 기기에서 히터는 PCR 반응 온도를 제어하기 위한 중요한 요소 중의 하나이다. 보통 빠른 히팅을 위해 소형 PCR 칩에 집적화되어 있고, 반도체 공정을 이용하여 박막형태로 제작되어 PCR 칩 제작 단가가 높은 편이다. 따라서 본 연구에서는 값싸고 온도제어를 정확히 할 수 있는 히터로 칩 저항을 사용하는 것을 제안한다. 칩 저항을 사용한 히터는 구조가 단순하고 제작이 쉽다는 장점이 있다. $2.54{\times}2.54cm^2$ 크기의 실시간 PCR 칩 위에 칩 저항을 1개 또는 2개를 사용했을 때 온도분포를 시뮬레이션 하였고, 고른 온도분포를 갖는 PCR 칩을 제작했다. 또한 효율적인 PCR 칩 냉각을 위해 소형 fan이 내장된 하우징을 설계하였고, 3D 프린터로 제작했다. 온도제어는 마이크로프로세서를 이용한 PID제어법(Proportional-Integral-Differential control)을 적용했다. 온도상승비와 하강비는 각각 $18^{\circ}C/s$, $3^{\circ}C/s$이며, 각 PCR 반응 단계의 유지 시간을 30초로 하였을 때, 한 사이클은 약 2.66분이 걸렸고, 35 사이클은 약 93 분 내로 진행할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제28권2호
• /
• pp.59-64
• /
• 2021

차세대 반도체 기술은 이종소자 집적화(heterogeneous integration)를 이용한 시스템-인-패키징(system-inpackage, SIP) 기술로 발전하고 있고, 저온 Cu 본딩은 SIP 구조의 성능 향상과 미세 피치 배선을 위해서 매우 중요한 기술이라 하겠다. 본 연구에서는 porous한 Ag 나노막을 이용하여 Cu 표면의 산화 방지 효과와 저온 Cu 본딩의 가능성을 조사하였다. 100℃에서 200℃의 저온 영역에서 Ag가 Cu로 확산되는 것보다 Cu가 Ag로 확산되는 것이 빠르게 관찰되었고, 이는 저온에서 Ag를 이용한 Cu간의 고상 확산 본딩이 가능함을 나타내었다. 따라서 Ag 나노막을 이용한 Cu 본딩을 200℃에서 진행하였고, 본딩 계면의 전단 강도는 23.27 MPa로 측정되었다.

• 새물리
• /
• 제68권12호
• /
• pp.1288-1292
• /
• 2018

반도체 특성을 가지는 이차원 전이금속 칼코겐 화합물 $MoS_2$와 강자성이면서 금속성을 가지는 $VS_2$로 이루어진 수평접합 구조를 기반으로 해서, 0%부터 10%까지 2% 간격으로 변형에 따른 쇼트키 장벽(Schottky Barrier) 변화를 밀도 범함수 이론 계산을 통해 연구하였다. 그 결과, 홀의 쇼트키 장벽이 전자의 쇼트키 장벽에 비해 훨씬 작고, 홀의 쇼트키 장벽 높이가 변형에 따라 선형적으로 감소함을 발견하였다. 특히, 8% 이후의 변형에서 홀의 스핀 업 쇼트키 장벽의 높이가 0에 가까워지는 임계 변형값이 존재함을 발견하였고, 이 임계 변형값 이상에서는 스핀 업 성분의 홀이 $MoS_2/VS_2$ 수평접합구조를 통해 쇼트키 장벽 없이 쉽게 흐르게 됨을 알게 되었다. 이러한 연구 결과는 향후, 변형을 통한 이차원 전이금속 칼코겐 수평 접합구조 기반 소자 특성 최적화에 중요한 기초자료로 이용될 것으로 기대한다.