• Title/Summary/Keyword: 반도체설계기술

Search Result 518, Processing Time 0.03 seconds

반도체 웨이퍼 면저항 측정기의 설계제작 (A Design and Manufacture on Sheet Resistance Measure Instrument of Semiconductor Wafers)

  • 강전홍;김한준;한상옥;김종석;류제천
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 제36회 하계학술대회 논문집 C
    • /
    • pp.2034-2036
    • /
    • 2005
  • Four Point Probe 방법을 이용한 반도체 wafer의 면저항 측정을 위하여 single configuration 기술을 적용한 회로를 설계 제작하였으며, 제작된 FPP장치의 면저항 측정범위는 $10{\sim}3000{\Omega}/sq.$ 이고 측정의 정확도는 약 0.5%이하이다.

  • PDF

실험계획법을 이용한 선형 모터의 최적 설계

  • 설진수;임경화
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2005년도 추계 학술대회
    • /
    • pp.188-192
    • /
    • 2005
  • 나노 구동용 선형 모터는 이송체의 구동에 따른 진동과 열 특성으로 인하여 발생되는 기구간의 진동과 기계적인 마찰력 변화로 나노위치제어에 어려움이 있다. 그러므로 이송체에 대한 진동과 열에 대한 분석이 필요하다. 본 논문에서는 개발된 선형 모터의 이송체를 무부하 상태에서 유한 요소 해석을 통해 진동 특성을 분석하고 실험계획법을 적용하여 이송체에 대하여 최적화된 설계 방향을 제시하고자 한다. 또한 이송체의 진동 특성을 고려한 경량화를 통해 선형 모터의 안정된 구동을 모색하고자 한다.

  • PDF

상위 테스트합성 기술의 개발 동향

  • 신상훈;박성주
    • 전자공학회지
    • /
    • 제25권11호
    • /
    • pp.42-50
    • /
    • 1998
  • 시스템을 단일 칩에 구현함에 따라서 반도체 칩은 수백만 게이트를 내장할 정도로 고집적화 되어가고 있다. 이러한 고집적도의 칩을 제장하는 데 소요되는 고가의 텍스트비용을 최소화하기 위해 설계의 각 단계 별로 다양한 테스트설계기술이 개발되고 있다. 합성 후 회로구조가 테스트에 용이하도록 하기 위하여 상위 및 논리 합성 단계에서 테스트기능을 추가하고 있다. 합성된 회로에 대하여는 스캔 테스트점 삽입, 및 BIST 등의 테스트설계 기술이 사용되고 있다. 본 논문에서는 VHDLDD등으로 기술되는 상위 기능정보와 상위 구조합성과정에서 고려되고 이는 다양한 데스트합성 기술을 소개하고자 한다.

  • PDF

반도체 IP 인터페이스의 표준화된 모델링 방법 (Standardized Modeling Method of Semiconductor IP Interfaces)

  • 이성수
    • 전기전자학회논문지
    • /
    • 제18권3호
    • /
    • pp.341-348
    • /
    • 2014
  • 재사용하고자 하는 다수의 반도체 IP를 연결하여 통합 칩을 구현하는 경우, 각각의 반도체 IP에 대해 합성이 가능한 코드 파일과 시뮬레이션 및 검증이 가능한 인터페이스 모델링 파일을 제공하여야 한다. 그러나 이들 반도체 IP의 설계자가 모두 다르기 때문에 인터페이스 모델링 파일의 기술 방법 및 구체도 수준이 제각각이어서 시뮬레이션 및 검증이 어렵다는 문제가 있다. 본 논문에서는 반도체 IP 인터페이스의 모델링을 몇 가지 정의된 구체도 수준으로 제한하여 표준화한 모델링 방법을 제안한다. 제안된 방법은 통합 칩 설계자가 서로 다른 반도체 IP를 손쉽게 연결하여 시뮬레이션하고 검증하는데 도움이 된다.

국내외 인공지능 반도체에 대한 연구 동향 (Research Trends in Domestic and International Al chips)

  • 김현지;윤세영;서화정
    • 스마트미디어저널
    • /
    • 제13권3호
    • /
    • pp.36-44
    • /
    • 2024
  • 최근 ChatGPT와 같은 초거대 인공지능 기술이 발달하고 있으며, 다양한 산업 분야 전반에서 인공지능이 활용됨에 따라 인공지능 반도체에 대한 관심이 집중되고 있다. 인공지능 반도체는 인공지능 알고리즘을 위한 연산을위해 설계된 칩을 의미하며, NVIDIA, Tesla, ETRI 등과 같이 국내외 여러 기업에서 인공지능 반도체를 개발 중에 있다. 본 논문에서는 국내외 인공지능 반도체 9종에 대한 연구 동향을 파악한다. 현재 대부분의 인공지능 반도체는 연산 성능을 향상시키기 위한 시도들이 많이 진행되었으며, 특정 목적을 위한 반도체들 또한 설계되고 있다. 다양한 인공지능 반도체들에 대한 비교를 위해 연산 단위, 연산속도, 전력, 에너지 효율성 등의 측면에서 각 반도체에 대해 분석하고, 현재 존재하는 인공지능 연산을 위한 최적화 방법론에 대해 분석한다. 이를 기반으로 향후 인공지능 반도체의 연구 방향에 대해 제시한다.

타원곡선형 공개키 연산기의 통합설계에서의 인터페이스 통신 부담 축소화 방안 (Interface Communication Overhead Reduction In A Codesign Case Study of ECC Crypto Algorithm)

  • 이완복;노창현
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2004년도 춘계종합학술대회
    • /
    • pp.796-799
    • /
    • 2004
  • 최근 반도체 기술과 회로 설계 기술이 발달하면서, 하드웨어와 소프트웨어 부분을 별도로 분리하여 설계하지 않고, 통합하여 설계함으로써 적은 비용으로 고성능의 시스템을 구축할 수 있는 통합설계 기반이 구축되었다. 그러나, 하드웨어와 소프트웨어가 혼재할 경우에는 두 영역 사이에서의 통신 부담이 비교적 큰 편으로 발생하여 오히려 소프트웨어로만 설계한 경우보다 성능이 떨어질 소지가 있다. 본 논문에서는 이러한 통신 부담을 줄일 수 있는 방안에 대해 세 가지를 간략히 소개하고 있다.

  • PDF

공정현장 적응능력 평가를 위한 드라이펌프의 실시간 특성분석

  • 최경민;김완중;정완섭;임종연
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
    • /
    • pp.145.2-145.2
    • /
    • 2014
  • 최근 반도체 산업의 급속한 발전으로 반도체 생산 설비 시설 또한 꾸준히 증설되어가는 추세이다. 이에 따라 반도체 산업의 핵심기술로 부각되고 있는 진공 기술은 다양한 응용목적을 위한 진공시스템 설계와 운영을 필요로 한다. 진공시스템의 알맞은 설계는 시스템 구성에 따른 진공특성을 예측하는 것이 중요하며 목적에 부합한 진공펌프를 선택하고 운영하여 최소비용으로 시스템 활용효율성을 극대화할 수 있는 설계를 해야 한다. 또한 공정의 저전력, 대유량화 추세에 따라 고유량 영역의 드라이펌프 부하 내구성 대응 요구에 부응하는 객관적 내구성평가의 정립 및 표준 측정 시험평가 방법의 필요성이 점차 대두되고 있는 경향에 있다. 본 연구에서는 드라이펌프의 공정현장 적응능력 평가를 위하여 최소 1시간에서 3시간동안 압력별 가스부하에 따른 드라이펌프의 실시간 특성을 관찰하였다. 실험은 1 mbar에서 최대 300 mbar까지의 연속적인 부하 조건에서 유량, 진동, 소음, 소비전력과 Sudden Vent Test를 실시간으로 측정하였고 드라이펌프의 특성 분석은 각 용량별 압력에 따른 유량, DP BP 소비전력, 소음, 진동, DP Body Temperature 등의 데이터를 Type에 따라 비교 분석하였다. 이에 부응하는 평가 장치 구축 및 데이터분석은 한국표준과학연구원 진공펌프 평가실험실에서 수행되었다.

  • PDF

나노기술 환경에 적합한 차세대 정보 보호 프로세서 구조와 연산 회로 기술 연구

  • 최병윤;이종형;조현숙
    • 정보보호학회지
    • /
    • 제14권2호
    • /
    • pp.78-88
    • /
    • 2004
  • 정보 통신과 반도체 공정 기술의 급격한 발전으로 나노기술이 가까운 시일 내에 실용화되고, 유비쿼터스 환경이 도래할 것으로 예측된다. 나노기술 환경에서 사용되는 디바이스의 고집적도, 낮은 구동 능력, 배선 제약 특성이 정보 보호 분야에 사용되는 프로세서 구조와 회로 설계 기술을 크게 바꿀 것으로 예측된다. 본 연구에서는 이러한 기술 변혁에 대비하기 위해 나노기술 환경에 적합한 차세대 정보 보호 프로세서 구조와 회로 설계 기술을 분석하였다.

리브를 가진 사출제품의 공리 설계 연구 (A Study on Axiomatic Design for Ribbed - Injection-Molded Parts)

  • 허용정
    • 반도체디스플레이기술학회지
    • /
    • 제6권3호
    • /
    • pp.7-11
    • /
    • 2007
  • The design and manufacture of injection-molded parts with desired properties is a costly process dominated by empiricism, Including the repeated modification of actual tooling. The objective of this study is to obtain the good design of injection-molded polymeric parts using axiomatic design approach.

  • PDF

논리결함 검사를 위한 Pattern Generator의 PLD 회로 설계 (The PLD Circuit Design of Pattern Generator for the Logical Inspection of Logical Defection)

  • 김준식;노영동
    • 반도체디스플레이기술학회지
    • /
    • 제2권4호
    • /
    • pp.1-7
    • /
    • 2003
  • In this paper, we design the pattern generator circuits using PLDs(Programmable Logic Devices). The pattern generator is the circuit which generates the test pattern signal for the inspection of logical defects of semiconductor products. The proposed circuits are designed by the PLD design tool(MAX+ II of ALTERA). Also the designed circuits are simulated for the verification of the designed ones. The simulation results have a good performance.

  • PDF