• Proceedings of the Optical Society of Korea Conference
• /
• 2000.08a
• /
• pp.254-255
• /
• 2000

반도체 양자점은 수 백 개에서 수 만 개에 이르는 원자들로 이루어진 미세한 결정 구조로써 독특한 물성들을 나타내므로 많은 연구가 이루어지고 있다. 양자점은 전자와 양공을 공간적으로 구속하는 양자효과에 의하여 양자점의 크기가 엑시톤의 보어 반지름보다 작아질수록 띠간격 에너지가 청색 편이하고 엑시톤의 결합 에너지가 증가하며 에너지 전이가 불연속이 되어 진동자 세기가 집중되는 등 광학적인 성질이 크게 변화하게 된다. 이미 반도체 양자우물 구조의 연구에서 나타나듯이 차원이 더욱 감소된 양자점에서는 엑시톤의 광학적 비선형성이 증가할 것으로 기대되어 유리 조직 내에 첨가시킨 반도체 미세구조나 박막 생장 기법에 의한 자발 형성 양자점, 화학적인 방법으로 얻어지는 용액상의 콜로이드등 다양한 방법들로 반도체 양자점을 제작하고 있다. 특히 양자점의 크기 분포, 모양 조절 및 양자점의 규칙적인 배열 등은 양자점의 기본적인 물성 탐구에 있어서 뿐 아니라 기능성 소자로의 응용에 있어서 잠재성이 크기 때문에 다양한 연구들이 이루어지고 있다. (중략)

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1859-1860
• /
• 2008

본 연구에서는 여러 대의 저해상도 프로젝터 영상을 결합하여 인간의 시야각을 채울 수 있는 하나의 고해상도 영상처럼 보이게 만드는 타일드 디스플레이(tiled display) 기법을 활용하여 가상 현실 기반 몰입형 시스템을 제작한다. 제안된 시스템은 총 8대의 프로젝터를 이용해 4096 x 1536의 고해상도 화면을 구현하며 유효 해상도는 3200 x 1200을 구현하였다. 각 프로젝터 출력 영상간의 연결 이음매가 두드러지지 않는 심리스(seamless) 기법을 활용해 관찰자의 높은 몰입감을 획득할 수 있었다. 제안된 시스템에서는 반도체 CMOS 공정을 가상 현실 공간에 구현하여 다수의 학습자들에게 기존의 정적인 이미지로 전달되던 반도체 제조 공정을 보다 효율적으로 학습하도록 돕고 있다. 구성된 시스템은 일반 개인용 PC 시스템 한 대로 구현이 가능하여 상대적으로 저렴한 가격으로 시스템을 구성할 수 있어 가상 현실 기반 몰입형 기술 교육 시스템의 대중화에 기여할 것으로 기대된다.

• Electrical & Electronic Materials
• /
• v.10 no.9
• /
• pp.869-875
• /
• 1997

Bi based superconducting thin films were fabricated by 4-target RF magnetron sputtering using the method of controlling the on-off time. These thin films showed better crystal structures. The ratio of Cu/Bi decreased but the critical temperature increased with increasing the temperature of the substrate. High temperature phase low temperature of the substrate. High temperature phase low temperature phase and semiconducting phase can be formed by controlling the on-off time of the shutter respectively.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2002.11a
• /
• pp.18-19
• /
• 2002

Si 웨이퍼제조 시 나오는 페슬러지에서 SiC 연마재와 절삭유를 분리해내면 Si 분말을 얻을 수 있다. 본 연구에서의 SiC는 폐슬러지 Si 분말에 C 분말을 혼합하여 제조할 수 있다. Si-C-O 3성분계는 Si, $SiO_2$, SiC, C 4개의 응축상과 CO, SiO, $CO_2$, $O_2$ 4개의 기체상이 가능하고 생성물들 간의 평형관계를 깁스 자유에너지에 의해 평형 반응식이 계산되어질 수 있다. 계산된 평형 반응식은 2개의 SiO, CO 분압이 각각 X, Y 좌표평면에 나타나는 상안정도를 그려볼 수 있다. 상안정도에서 자유도가 2인 경우는, $SiO_2$가 불안정하므로 SiC와 C가 공존하는 영역에서 온도를 독립 변수로 놓으면 나머지 독립 변수는 SiO 나 CO 기체 분압 둘 중 하나가 되어 하나의 직선으로 나타낼 수 있다. 직선을 경계로 각 응축상들의 안정영역을 하나의 좌표평면에 나타낸 후 온도에 따른 SiC의 안정영역을 알아본다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2005.09a
• /
• pp.73-77
• /
• 2005

고분해능 투과전자현미경을 이용하여 PRAM소자의 상변화물질인 $Ge_{2}Sb_{2}Te_{5}(GST)$의 결정화에 관해 미세구조 분석을 수행하였다. 결정성을 측정하는 일반적인 방법인 XRD법에 비해 고분해능 투과전자현미경을 이용한 미세구조 분석은 XRD에서 분석할 수 없는 결정화 초기 양상을 분석할 수 있을 뿐만 아니라, 소자내부의 국부적인 영역과 같이 특정한 영역에서의 결정구조 및 원자배열에 관한 분석이 가능하였다. 이를 통해 GST박막의 전기적 특성이 결정립 크기에 직접적으로 연관성이 있음을 밝혀내었다. GST의 결정구조 및 원자배열에 관해서는, 제한시야전자회절 기법을 통해 준안정상에서의 GST는 FCC 구조를 가지고 안정상의 GST는 hexagonal 구조를 가짐을 보여주었으며, 고분해능 이미지 관찰을 통해 원자단위로 GST의 결정성을 규명하였다.

• Journal of the Semiconductor & Display Technology
• /
• v.18 no.1
• /
• pp.129-135
• /
• 2019

4M D램 공동연구 개발사업(1986.10~89.03)은 당시 미 일의 강력한 기술보호주의를 극복하기 위한 자구책으로 시작되었다. 국내 반도체업계는 선진국의 높은 기술장벽 및 기술보호주의를 극복하고, 강력한 경쟁력확보 및 기술축적을 위해 정부에 건의하였다. 이에 정부는 적극적인 자금지원을 통해 4M D램 개발 및 주변기술 개발을 목표로 초고집적반도체기술공동개발사업을 수행하게 되었다. 본 공동R&D사업은 ETRI의 주관으로 당시 금성반도체, 삼성전자, 현대전자산업 등의 반도체 업체와 학계가 참여하였고, 1986년 10월부터 1989년 3월까지 3단계에 걸쳐 수행되었다. 공동연구의 목적은 설계, 공정, 조립, 검사 등 4M D램 제조와 관련되는 기본기술개발과 함께 $0.8{\mu}m$ 선폭의 4M D램을 개발하는 것이며, 이를 위해 단계별 목표를 설정하고 관민연의 혼연일치로 추진되었다. 1차년에는 중요 핵심기술개발, 2차년에는 $0.8{\mu}m$ 4M D램 Working-die개발, 3차년에는 수율 20%의 $0.8{\mu}m$ 4M D램 양산시 제품을 목표대로 완료하였다. 각 연구단계별로 주요 핵심기술에 대한 연구평가가 실시되었으며, 관련기술에 대한 중복투자 방지를 위해 2차년도부터 분담연구가 수행되었고, 상호 기술공유를 위한 기술교류회가 활발히 이루어졌다. 또한 R&D수행을 통해 4M D램 Working-die를 2차년도 중반에 개발완료하였으며, 3차년도에는 4M D램의 20% 수율확보와 공정기술의 최적화 및 DB 구축을 수행했다. 공동R&D 방식에서도 기업간 경쟁체제 도입에 입각하여 동기유발 형태로 진행되었다. 정부는 자금적 지원으로 기업간의 경쟁 심리를 자극하는 전략을 추진했다. 선두기업인 삼성에게는 선행적 개발 지위에 비례하여 더 많은 지원을 부여하는 대신에, 삼성의 기술성과를 다른 기업에게로 확산시킴으로써 반도체 3사 전체의 기술능력을 향상시키는 전략을 추진했다. 본 사업이 성공적으로 수행되어 반도체 제품의 세계시장 점유율제고, 국제수지 개선, 반도체 핵심기술 조기확보뿐만 아니라 16M D램급 이상 차세대 반도체기술 개발의 교도보가 되었다.

• Journal of the Korea Society for Simulation
• /
• v.18 no.4
• /
• pp.219-225
• /
• 2009

The primary purpose of this study is to build computer models referring overall flow of complex and various semiconductor wafer manufacturing process and to implement a educational model which operates with a presentation tool showing device design. It is important that Korean semiconductor industries secure high competitive power on efficient manufacturing management and to develop technology continuously. Models representing the FAB processes and the functions of each process are developed for Seoul National University Semiconductor Research Center. However, it is expected that the models are effective as visually educational tools in Korean semiconductor industries. In addition, it is anticipated that these models are useful for semiconductor process courses in academia. Scalability and flexibility allow semiconductor manufacturers to customize the models and perform simulation education. Subsequently, manufacturers save budget.

• Korean Journal of Crystallography
• /
• v.19 no.1
• /
• pp.7-13
• /
• 2008

고체 표면의 구조해석 방법에는 LEED(저에너지 전자선 회절법)나 RHEED(반사 고에너지 전자선 회절법) 등과 같이 표면의 2차원적 회절상을 해석하는 방법이 있고(역격자 공간의 해석), 또는 ISS(이온산란 분광법), RBS(러더포드 후방산란법) 등과 같이 표면 원자의 실공간에 대한 정보를 직접 얻는 방법이 있다. 실제로는 두 가지 종류의 분석법을 상호 보완적으로 조합하여 효율적인 구조해석을 수행한다. 본고에서는 직충돌 이온산란 분광법(ICISS: Impact Collision Ion Scattering Spectroscopy)에 대한 원리, 장치, 측정방법 등을 소개한 전고에 이어서 이를 이용한 반도체 표면구조 해석에 관하여 기술하고자 한다. 표면의 원자구조를 알아내기 위해서는 산란된 입자의 강도를 입사각도와 출사각도에 대하여 조사하여야 하는데, 이온이 원자와 충돌하여 산란될 때 원자의 후방으로 형성되는 shadow cone에 의하여 생성되는 집속 효과(focusing effect) 및 가리움 효과(blocking effect) 중에서 ICISS는 집속 효과만을 고려하여 해석하면 실공간에서의 원자구조를 해석할 수 있다. 본 고에서는 ICISS를 이용하여 금속 또는 절연체 물질이 반도체 표면 위에서 흡착 또는 성장될 때 초기의 계면 구조 해석, 금속/반도체 계면에서 시간에 따른 동적변화 해석, III-V족 반도체의 표면구조 해석, 반도체 기판 위에서 박막 성장 과정 해석 등에 관한 연구 사례를 소개하고자 한다.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.345-346
• /
• 2013

본 논문에서는 단상 1.9kV/127V, 2kVA 용량의 양방향 지능형 반도체 변압기의 시작품을 제작하고 그 동작특성을 실험적으로 분석한 내용을 기술하고 있다. 제작한 반도체 변압기는 3대의 LLC 컨버터를 입력 측은 직렬로 결합하고 출력 측은 병렬로 결합한 AC-DC 컨버터와 1대의 하드스위칭 양방향 2-Stage DC-AC 컨버터가 직렬로 결합되어 있다. 제안하는 반도체변압기의 회로적인 특성을 분석하기 위해 PSCAD/EMTDC 소프트웨어를 이용한 시뮬레이션을 실시하였고 분석을 통해 얻은 결과를 바탕으로 하드웨어 시작품을 제작하고 다양한 실험을 통해 그 동작과 성능을 검증하였다. 먼저 1차적으로는 정상동작에 대해 실험을 실시하고 얻은 결과를 시뮬레이션 결과와 비교 분석하였다. 2차적으로는 전력의 흐름에 따른 동작을 실험적으로 분석하였다. 그 후에는 입력전압에 외란이 발생하였을 때 보상성능을 순방향 조류와 역방향 조류 2가지 경우로 나누어 실험을 실시하고 그 결과를 실험결과와 비교 분석하였다. 분석한 결과 제안하는 반도체변압기는 양방향 전력흐름이 가능하고 입력전압에 Sag가 발생한 경우에도 이를 보상하여 수전단이나 부하에 전력공급이 가능함을 알 수 있었다. 향후 단상 반도체 변압기 2대를 더 제작하여 3상 3.3kV/380V, 6kVA 용량으로 확대하여 실험을 실시할 예정이다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2007.06a
• /
• pp.76-80
• /
• 2007

반도체 제조공정에서 매엽식 습식 식각 공정은 기판을 회전하면서 상하 면에 약액을 분사하는 형태로 박막을 식각한다. 이 때 기판은 척을 이용하여 고정되는 데 기판과 척이 접촉하는 가장자리 부분에서 약액의 흐름이 정체되거나 일정하지 못해 잔류막질이 남게 되고, 후속 공정에서 기판 오염의 문제를 야기하게 된다. 본 논문에서는 이러한 문제를 해결하기 위해 기판을 파지하는 여러 개의 척을 2개조로 나누어 교대로 파지하도록 하는 기능을 제시하였다. 2개 조의 척들은 자성체를 사용하여 고속 회전 중에 비접촉 방식으로 구동하였고 실제 약액 처리론 수행하여 효과를 관찰하였다. 결과적으로 기존 고정형 파지 방식에 비해 교차형이 기판 베벨면이나 에지면에서의 잔류 막질 제거에 탁월한 효과가 있음을 확인하였다.