• 한국전기전자재료학회논문지
• /
• 제34권2호
• /
• pp.142-147
• /
• 2021

We present a subthreshold swing model for a symmetric junctionless double gate MOSFET. The scale length λ1 required to obtain the potential distribution using the Poisson's equation is a criterion for analyzing the short channel effect by an analytical model. In general, if the channel length Lg satisfies Lg > 1.5λ1, it is known that the analytical model can be sufficiently used to analyze short channel effects. The scale length varies depending on the channel and oxide thickness as well as the dielectric constant of the channel and the oxide film. In this paper, we obtain the scale length for a constant permittivity (silicon and silicon dioxide), and derive the relationship between the scale length and the channel length satisfying the error range within 5%, compared with a numerical method. As a result, when the thickness of the oxide film is reduced to 1 nm, even in the case of Lg < λ1, the analytical subthreshold swing model proposed in this paper is observed to satisfy the error range of 5%. However, if the oxide thickness is increased to 3 nm and the channel thickness decreased to 6 nm, the analytical model can be used only for the channel length of Lg > 1.8λ1.

• 센서학회지
• /
• 제6권1호
• /
• pp.63-71
• /
• 1997

ZnS:Mn/$ZnS:TbF_{3}$적층구조의 TFEL(thin-film eletroluminescent)소자를 제작하였으며, 이때 절연층으로 (Pb,La)$TiO_{3}$(이하PLT)와 $SiO_{2}$박막을 이용하였다. TFEL소자는 $78V_{rms}$의 문턱전압과 $100V_{rms}$의 인가전압에서 $400{\mu}W/cm^{2}$의 휘도를 나타내었다. TFEL소자의 발광스펙트럼은 450nm에서 630nm사이의 파장대를 보이고 있다. 제작된 TFEL소자는 컬러필터를 병용함으로서, 적 녹 청의 색상을 구현하는 TFEL소자로 활용할 수 있다.

• 한국통신학회논문지
• /
• 제35권7B호
• /
• pp.1081-1090
• /
• 2010

본 논문에서는 900MHz 대역 RFID 수동형 태그 전치부를 설계 및 구현하고 측정을 통해 검증하였다. 문턱전압(threshold voltage) 제거 회로 구조의 전압 체배기, 전류를 이용한 복조 회로, 온도 및 공정 보상회로를 포함한 EPC Global Class-1 Generation-2 UHF RFID 프로토콜에 만족하는 클록 발생기 구조로 주요 블록을 설계하였으며, 전력차단 회로를 추가하여 동작의 안정성에 중점을 두었다. PWM(Pulse Width Modulation)을 이용한 변조기 구조로 입력단의 용량성 임피던스 부하 변조 방식을 이용하여 변조 동작을 검증하였다. 성능 검증을 위해 평가 보드에 CPLD(Complex Programmable Logic Device)를 삽입하여 디지털 신호 처리부의 기능을 통해 기본적인 태그 명령을 처리할 수 있도록 하여 설계된 태그 칩과 더불어 전체 태그 동작을 검증하였다. 삼성 0.18um CMOS 공정을 이용하여 설계하였고, 인식거리는 1.5m내에 안정적인 동작이 가능하다. 15~100% 변조율의 신호를 복조하며, 온도 및 공정에 변화에 대해 9.6% 이하의 오차를 가진 클록을 생성하였으며, 1m 거리에서 평균 소모전력은 약 71um이다.

• ETRI Journal
• /
• 제14권1호
• /
• pp.40-51
• /
• 1992

$0.25{\mu} m$ 급 pMOSFET소자를 구현하기 위해, $P^+$ 폴리실리콘을 적용한 pMOS를 제작하였으며, $p^+$ 폴리실리콘 게이트 소자에서 심각하게 문제가 되고 있는 붕소이온 침투현상을 조사하고 붕소이온 침투가 일어나지 않는 최적열처리온도를 조사하였다. 소자제조 공정중 게이트 공정만 전자선 (EBML300)을 이용하여 직접묘사하고 그 이외의 공정은 stepper(gline) 을 사용하는 Mix & Match 방법을 사용하였다. 또한 붕소이온 침투현상을 억제하기 위한 한가지 예로서, 실리콘산화막과 실리콘질화막을 적층한 ONO(Oxide/Nitride/Oxide) 구조를 게이트 유전체로 적용한 소자를 제작하여 그 가능성을 조사하였다. 그 결과 $850^{\circ}C$의 온도와 $N_2$ 분위기에서 30분동안 열처리 하였을 경우, 붕소이온의 침투현상이 일어나지 않음을 SIMS(Secondary Ion Mass Spectrometer) 분석 및 C-V(Capacitance-Voltage) 측정으로 확인할 수 있었으며 그 이상의 온도에서는 붕소이온이 침투되어 flat band전압(Vfb)을 변화시킴을 알았다. 6nm의 얇은 게이트 산화막 및 $0.1{\mu} m$ 이하의 LDD(Lightly Doped Drain) $p^-$의 얇은 접합을 형성함으로써 소자의 채널길이가 $0.2 {\mu} m$까지 짧은 채널효과가 거의 없는 소자제작이 가능하였으며, 전류구동능력은 $0.26\muA$/$\mu$m(L=0.2$\mu$m, V$_DS$=2.5V)이었고, subthreshold 기울기는 89-85mV/dec.를 얻었다. 붕소이온의 침투현상을 억제하기 위한 한가지 방법으로 ONO 유전체를 소자에 적용한 결과, $900^{\circ}C$에서 30분의 열처리조건에서도 붕소이온 침투현상이 일어나지 않음으로 미루어 , $SiO_2$ 게이트 유전체보다 ONO 게이트 유전체가 boron 침투에 대해서 좋은 장벽 역활을 함을 알았다. ONO 게이트 유전체를 적용한 소자의 경우, subthreshold특성은 84mV/dec로서 좋은 turn on,off 특성을 얻었으나, ONO 게이트 유전체는 막자체의 누설전류와 실리콘과 유전체 계면의 고정전하량인 Qss의 양이 공정조건에 따라 변화가 심해서 문턱전압 조절이 어려워 소자적용시 문제가 된다. 최근 바닥 산화막(bottom oxide) 두께가 최적화된 ONO 게이트 유전체에 대하 연구가 활발히 진행됨을 미루어, 바닥 산화막 최적화가 된다면 더 좋은 결과가 예상된다.

• 접착 및 계면
• /
• 제21권3호
• /
• pp.86-92
• /
• 2020

본 연구에서 소스/드레인 전극이 위치하는 기판의 접촉영역과 두 전극사이 채널영역의 표면 에너지를 선택적으로 다르게 제어하여 고분자 트랜지스터의 소자성능과 전하주입 특성에 미치는 영향을 확인하였다. 채널영역의 표면에너지를 낮게 유지하면서 접촉영역의 표면에너지를 높였을 때 고분자 트랜지스터의 전하이동도는 0.063 ㎠/V·s, 접촉저항은 132.2 kΩ·cm, 그리고 문턱전압이하 스윙은 0.6 V/dec로 나타났으며, 이는 원래 소자에 비해 각각 2배와 30배 이상 개선된 결과이다. 채널길이에 따른 계면 트랩밀도를 분석한 결과, 접촉영역에서 선택적 표면처리에 의해 고분자반도체 분자의 공액중첩 방향과 전하주입 방향이 일치되면서 전하트랩 밀도가 감소한 것이 성능향상의 주요한 원인으로 확인되었다. 본 연구에서 적용한 전극과 고분자 반도체의 접촉영역에 선택적 표면처리 방법은 기존의 계면저항을 낮추는 다양한 공정과 함께 활용됨으로써 트랜지스터 성능향상을 최대화할 수 있는 가능성을 가진다.

• 전자공학회논문지 IE
• /
• 제48권4호
• /
• pp.13-18
• /
• 2011

본 논문에서는 LDO 레귤레이터의 공정변화에 따른 특성변화를 1 ${\mu}m$ 20 V 고 전압 CMOS 공정을 사용하여 시뮬레이션 하였다. 공정변화에 따른 3종류의 SPICE 파라미터(문턱전압과 실효채널길이가 평균적인 Typ(typical), 평균 이하인 FF(fast), 평균 이상인 SS(slow) 파라미터)를 LDO 레귤레이터 시뮬레이션에 활용하였다. 시뮬레이션 결과,SS 파라미터 사용의 경우, 라인 레귤레이션이 3.6 mV/V, 부하 레귤레이션이 0.4 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.86 ${\mu}s$였다. 그리고 Typ 파라미터 사용의 경우, 라인 레귤레이션이 4.2 mV/V, 부하 레귤레이션이 0.44 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.62 ${\mu}s$였다. 마지막으로 FF 파라미터 사용의경우 라인 레귤레이션이 7.0 mV/V, 부하 레귤레이션이 0.56 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.27 ${\mu}s$였다. 향후, 이러한 공정변화에 따른 회로 특성의 변화를 고려한 효율적 회로설계가 필요할 것으로 사료된다.

• 한국재료학회지
• /
• 제11권6호
• /
• pp.448-452
• /
• 2001

ZnS:Cu,Cl 형광체를 이용하여 ITO/glaas 기판위에 스크린인쇄법으로 적층형과 혼합형 구조로된 2종류의 교류전계 발광소자를 제작한 후 인가전압과 주파수에 따른 광학적, 전기적 특성을 조사, 비교하였다. 적층헝의 경우 발광휘도는 400Hz, 200V 구동전압에서 약 55 cd/$\m^2$를 나타내었다. 인가전압의 주파수를 400Hz에서 30Hz로 증가시킬 경우 휘도는 420 cd/$\m^2$로 크게 향상되었다. 혼합형의 경우 400Hz의 주파수에서 문턱전압은 45V이었고, 200V, 30KHz 주파수의 동작조건에서 최대휘도는 670 cd/$\m^2$ 이었다. 휘도-전압 특성 측정결과 적층형구조 보다 혼합형 소자구조에서 발광강도가 약 1.5배 증가하였다. 주파수에 따른 주발광 파장의 변화는 양쪽시료 모두 유사하게 나타났다. 1KHz이하의 저주파에서는 652 nm의 청녹색 발광과장을 나타내었으며 5KHz이상에서는 452 nm과장의 청색발광을 나타내었다.

• 공업화학
• /
• 제30권2호
• /
• pp.205-211
• /
• 2019

지난 수십 년 동안 고분자 분산형 액정(polymer dispersed liquid crystal, PDLC)은 전기광학적으로 전환이 가능한 특성으로 인해 빛의 투과도를 자유롭게 조절할 수 있는 smart window를 개발하는 물질로서 주목을 받아왔다. 본 연구에서는 높은 구동전압과 낮은 명암비 등의 PDLC 문제점을 해결하기 위해 아크릴계 단량체 2-hydroxyethyl acrylate (2-HEA)와 ethylene glycol phenyl ether acrylate (EGPA)의 조성이 PDLC의 전기광학 특성에 미치는 영향을 평가하였다. 상온에서 10 cps 이하의 낮은 점도를 나타내는 2-HEA와 EGPA 단량체를 사용하여 제조하는 경우 보다 쉽게 capillary action에 의해서 indium tin oxide (ITO) glass 사이에 주입하는 공정이 가능하였다. Phenyl group를 포함한 EGPA 단량체가 대부분으로 이루어진 1 : 9인 단량체 혼합물로 만들어진 PDLC cell의 경우 전기장을 인가하지 않은 경우에도 불투명한 상태가 관측되지 않았고 인가 전압에 따라 매우 불안정한 투과율을 나타내었다. Cell gap thickness가 증가함에 따라 문턱전압(threshold voltage, $V_{th}$)과 포화전압(saturation voltage, $V_{sat}$)도 증가하는 경향을 나타내었으며, $20{\mu}m$의 cell gap thickness를 갖는 PDLC cell이 10과 $40{\mu}m$의 경우 보다 상대적으로 높은 명암비를 나타내었다. 특히, 7 : 3 비율의 2-HEA : EGPA 단량체 혼합물을 사용하여 제조된 PDLC cell의 경우가 낮은 구동전압과 높은 명암비의 가장 우수한 전기광학적 특성을 나타내었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.78.2-78.2
• /
• 2012

최근 PRAM의 집적도 향상 및 3차원 적층에 의한 메모리 용량 향상을 위해 셀 선택 스위치로서 박막형 Ovonic Threshold Switching (OTS) 소자를 적용한 Cross bar 구조의 PRAM이 제안된 바 있다. OTS 소자는 비정질 칼코지나이드를 핵심층으로 하는 2단자 소자로서 고저항의 Off 상태에 특정 값 (문턱스위칭 전압) 이상의 전압을 가해주면 저저항의 On 상태로 바뀌고 다시 특정 값 (유지전압) 이하로 전압을 감소시킴에 따라 고저항의 Off 상태로 복원하는 특성을 갖는다. 셀 선택용 스위치로 적용되기 위해서는 핵심적으로 On-Off 상태간의 가역적인 변화 중에도 재료가 비정질 구조를 안정하게 유지해야 하며 전기적으로는 Off 상탱의 저항이 크고 또한 전류값의 점멸비가 커야 한다. GeSe는 이원계 재료로서 단수한 구성에도 불구하고 OTS 소자가 갖추어야할 기본적인 특성을 가지는 것으로 알려져 있다. 본 연구에서는 GeSe로 구성된 OTS 재료에 경원소인 질소를 첨가하여 비정질 상태의 안정성과 소자특성의 개선 효과를 조사하였다. RF-puttering 시 Ar과 $N_2$의 혼합 Gas를 사용하여 조성이 $Ge_{62}Se_{38}$ ($N_2$ : 3%)인 박막을 제작하여 DSC를 통해 결정화온도(Tx)를 확인하였고, $N_2$ gas의 함유량이 각각 1 %, 2 %, 3 %인 $Ge_{62}Se_{38}$인 박막을 전극의 접촉 부 면적이 $10{\times}10\;{\mu}m^2$인 cross-bar 구조의 소자로 제작하여 Threshold switching voltage ($V_{th}$), Delay time ($t_d$), $I_{on}/I_{off}$ 그리고 Endurance 특성을 평가하였다. DSC 분석 결과 $N_2$ 가 3 % 첨가된 GeSe 박막은 Tx가 $371^{\circ}C$에서 $399^{\circ}C$로 증가되었다. $N_2$가 1% 첨가된 GeSe 소자를 측정한 결과 $V_{th}$의 변화 없는 가운데 $I_{on}/I_{off}$이 약 $2{\times}10^3$에서 $5{\times}10^4$로 향상되었다. Endurance 특성 역시 $10^4$에서 $10^5$번으로 향상되었다. $t_d$의 경우 비정질 상태의 저항 증가로 인해 약 50% 증가되었다. 이러한 $N_2$의 첨가로 인한 비정질 GeSe 박막의 변화 원인에 대한 분석 결과를 소개할 예정이다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.220-225
• /
• 2016

본 논문은 전류 센싱 FET가 내장되어 있고 온-저항이 낮으며 고전류 구동이 가능한 트렌치 게이트 고 전력 MOSFET를 제안하고 전기적 특성을 분석하였다. 트렌치 게이트 전력 소자는 트렌치 폭 $0.6{\mu}m$, 셀 피치 $3.0{\mu}m$로 제작하였으며 내장된 전류 센싱 FET는 주 전력 MOSFET와 같은 구조이다. 트렌치 게이트 MOSFET의 집적도와 신뢰성을 향상시키기 위하여 자체 정렬 트렌치 식각 기술과 수소 어닐링 기술을 적용하였다. 또한, 문턱전압을 낮게 유지하고 게이트 산화막의 신뢰성을 증가시키기 위하여 열 산화막과 CVD 산화막을 결합한 적층 게이트 산화막 구조를 적용하였다. 실험결과 고밀도 트렌치 게이트 소자의 온-저항은 $24m{\Omega}$, 항복 전압은 100 V로 측정되었다. 측정한 전류 센싱 비율은 약 70 정도이며 게이트 전압변화에 대한 전류 센싱 변화율은 약 5.6 % 이하로 나타났다.