• 인터넷정보학회논문지
• /
• 제18권5호
• /
• pp.1-8
• /
• 2017

LEA(Lightweight Encryption Algorithm)는 2013년 국가보안연구소(NSRI)에서 빅데이터 처리, 클라우드 서비스 및 모바일 환경에 적합하도록 개발되었다. LEA는 128비트 메시지 블록 크기와 128비트, 192비트 및 256비트 키(Key)에 대한 암호화 방식을 규정하고 있다. 본 논문에서는 128비트 메시지를 암호화하고 복호화할 수 있는 LEA 블록 암호 알고리즘을 Verilog-HDL을 사용하여 설계하였다. 설계된 LEA 암.복호화 IP는 Xilinx Vertex5 디바이에서 약 164MHz에서 동작하였다. 128비트 키 모드에서 최대 처리율은 874Mbps이며, 192비트 키 모드에서는 749Mbps 그리고 256비트 키 모드에서는 656Mbps이다. 본 논문에서 설계된 암호 프로세서 IP는 스마트 카드, 인터넷 뱅킹, 전자상거래 및 IoT (Internet of Things) 등과 같은 모바일 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.522-525
• /
• 2006

최근 모바일 기기들은 3D 게임, 무선 인터넷, 동영상, DMB, GPS, PMP 등의 기능을 추가하고 있으며 이들을 제대로 지원하기 위해 디스플레이의 크기도 점차 커지고 있다. 이에 따라 프로세서에서 디스플레이 장치로의 더 빠른 전송 속도에 대한 요구도 커지고 있으나 기존의 병렬 방식의 인터페이스로는 그 한계에 이르렀다. 이러한 한계를 극복하기 위해 최근에 고속 직렬 방식의 인터페이스가 대두되고 있다. 직렬 방식의 장점은 높은 대역폭과 더불어 적은 신호선 수, 저전력 특성, 전자파 장애의 최소화라는 특징을 지닌다. 본 논문에서는 고속 직렬 방식의 물리적 계층으로 LVDS(Low-Voltage Differential Signaling)를 응용하고 링크 계층으로 패킷 방식을 사용하는 인터페이스를 구현하여 이를 디스플레이 장치에 적용한다. 구현된 직렬 인터페이스는 충분한 전송 대역폭과 함께 대폭 감소된 신호선 개수라는 특징을 갖는다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.686-692
• /
• 2022

본 논문에서는 스테레오 영상정합을 위하여 개선된 영역기반, 에너지 기반 알고리즘, 학습기반 구조의 정합 오류율을 비교하였다. 영역기반으로 census transform(CT), 에너지 기반으로 belief propagation(BP) 알고리즘을 선정하였다. 기존 알고리즘을 개선하고 모바일 시스템에서 스테레오 영상정합에 활용가능 하도록 임베디드 프로세서 환경에서 구현하였다. 비교 대상이 되는 학습기반의 경우에 도 적은 규모의 파라메터를 활용하는 신경망 구조를 채택하였다. 세 가지 정합방법의 오류율 비교를 위해 테스트 이미지로 Middlebury 데이터 세트 가운데 Tsukuba를 선정하고 정합 성능의 정확한 비교를 위해 비폐색, 불연속, 시차 오류율 등으로 세분화하였다. 실험 결과 CT 매칭의 오차율은 기존 알고리즘과 수정된 알고리즘으로 비교하였을 때 약 11% 성능 개선되었다. BP 매칭은 오류율에서 기존 CT 에 비하여 약 87% 우수하였다. 신경망을 이용한 학습기반과 비교 하였을 때 BP 매칭이 약 31% 우수함을 보였다.

• 한국정보통신학회논문지
• /
• 제9권8호
• /
• pp.1741-1748
• /
• 2005

본 논문에서는 암호 기능과 함께 데이터 인증 기능을 지원하는 OCB(offsetest codebook)-AES(advanced encryption) 암호 알고리즘을 VLSI로 설계하고 성능을 분석하였다. OCB-AES 암호 알고리즘은 기존 암호 시스템에서 암호 알고리즘과 인증에 구별된 알고리즘과 하드웨어를 사용함에 따른 많은 연산 시간과 하드웨어 문제를 해결하였다. 면적 효율적인 모듈화된 오프셋 생성기와 태그 생성 회로를 내장한 OCB-AES 프로세서는 IDEC 삼성 0.35um CMOS 공정으로 설계되었으며 약 55,700 게이트로 구성되며, 80MHz의 동작주파수로 930 Mbps의 암${\cdot}$복호율을 갖는다. 그리고 무결성과 인증에 사용되는 128 비트 태그를 생성하는데 소요되는 클록사이클 수는 (m+2)${\times}$(Nr+1)이다. 여기서 m은 메시지의 블록 수이며, Nr은 AES 암호 알고리즘의 라운드 수이다. 설계된 프로세서는 높은 암${\times}$복효율과 면적 효율성으로 IEEE 802.11i 무선 랜과 모바일용 SoC(System on chip)에 암호 처리를 위한 소프트 IP(Intellectual Property)로 적용 가능하다.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권11호
• /
• pp.497-508
• /
• 2008

본 연구는 NAND 플래시 메모리를 기반으로 하는 모바일 멀티미디어 파일시스템(MNFS)에 관한 내용이다. 이 연구에서 제안하는 파일시스템은 기존 범용 플래시 파일시템과는 달리 MP3 플레이어, PMP, 디지털 캠코더 둥과 같은 모바일 멀티미디어 장치에서 최적의 성능을 보장하기 위하여 설계된 파일시스템이다. MNFS는 크게 세 가지의 특징을 갖는데, 첫째 파일시스템의 순차적인 쓰기 요청에 대해 균일한 응답시간을 보장하고, 둘째 파일시스템 마운트 시간이 빠르며, 셋째 최소한의 메모리만을 소모한다. 이를 위해 4가지 새로운 기법들을 사용한다. 파일시스템 메타데이타와 사용자 데이타를 서로 다른 맵핑 기법으로 관리하는 혼합 맵핑 기법과, 파일 데이타 할당 단위를 NAND 플래시 메모리의 블록 단위로 사용한 블록 단위사용자 데이타 할당, 메타데이타를 최소화하기 위한 iBAT, 그리고 상향식 디렉토리 표현기법이다. 프로토타입 MNFS를 ARM9 프로세서와 1G 비트 용량의 NAND 플래시 메모리환경에서 구현하고 성능을 측정한다. 기존의 NAND 플래시 파일시템인 YAFFS와 FTL을 사용하는 FAT 파일시스템과 비교하였으며, 순차적 쓰기 요청에 대해 빠르고 균일한 응답시간을 확인할 수 있다. 또, 같은 조건에서 YAFFS에 비해 30배 빠른 마운트 시간을 보였고, Heap 메모리도 YAFFS의 5%밖에 소모하지 않았다.

• 한국콘텐츠학회논문지
• /
• 제8권12호
• /
• pp.63-71
• /
• 2008

최근 임베디드 시스템의 폭넓은 보급은 응용 소프트웨어 개발과 더불어 임베디드 소프트웨어 개발 도구의 필요성 및 중요성이 강조되고 있으며 임베디드 소프트웨어를 위한 컴파일러의 개발을 동시에 요구하고 있다. 특히, 임베디드 프로세서를 탑재한 모바일 장치에서는 제한된 전력/에너지의 하드웨어적인 관리 못지않게 소프트웨어적인 관리 기술의 중요성이 강조되고 있다. 본 논문에서는 검증된 재목적 컴파일러 후단부 도구인 EXPRESSION을 통해 최적화된 에너지 소비를 고려한 MIPS 코드 생성 기술을 제안하였다. 이를 위해, 효율적인 MIPS 코드 생성을 위한 코드 생성 규칙을 기술하였으며 생성된 코드에 대한 다양한 성능분석 결과를 제시한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.711-714
• /
• 2005

We propose floating point arithmetic units for geometry operation of mobile 3D graphic processor. The proposed arithmetic units conform to the single precision format of IEEE standard 754-1985 that is a standard of floating point arithmetic. The rounding algorithm applies the nearest toward zero form. The proposed adder/subtraction unit and multiplier have one clock cycle latency, and the inversion unit has three clock cycle latency. We estimate the required numbers of arithmetic operation for Viewing transformation. The first stage of geometry operation is composed with translation, rotation and scaling operation. The translation operation requires three addition and the rotation operation needs three addition and six multiplication. The scaling operation requires three multiplication. The viewing transformation is performed in 15 clock cycles. If the adder and the multiplier have their own in/out ports, the viewing transformation can be done in 9 clock cycles. The error margin of proposed arithmetic units is smaller than $10^{-5}$ that is the request in the OpenGL standard. The proposed arithmetic units carry out operations in 100MHz clock frequency.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2004년도 추계학술발표대회논문집 제23권 2호
• /
• pp.61-64
• /
• 2004

최근 PDA(Personal Digital Assistants)와 같은 휴대형 단말기들은 다양한 멀티미디어 기술과 무선 인터넷 기술의 영향으로 정보단말기로서 각광을 받고 있다. 그러나 현재의 단말기는 프로세서와 메모리의 한계로 인하여 원활한 음성인식 시스템을 구축하기에는 한계가 있다. 이를 보완하는 방법으로 본 논문에서는 Client/server로 분리된 음성 인식 시스템을 구축하였다. 구축한 시스템은 무선 네트워크 환경을 이용하여 PDA(Personal Digital Assistants)에서 음성 파일 또는 특징 파라미터를 Serve 측으로 전송하여 Server측에서 음성 인식을 수행한 후 그 결과를 모바일 단말기로 되돌려 주는 시스템이다. 구성된 시스템을 평가하기 위해서는 국어 공학센터의 음성 DB(KLE 452DB)를 이용하여 음향 모델을 생성한 후 다양한 환경(연구실, 복도, 주차장 도서관 로비)에서 발성한 후 이를 교내 무선 인터넷망(Nespot)을 통하여 송신하여 실시간 인식하였다. 실험 결과, 각각 $84.04\%\;72.28\%\;69.47\%\;67.61\%$의 평균 인식률을 얻을 수 있었다.

• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.89-96
• /
• 2007

본 논문은 효율적인 3차원 그래픽스를 위해 컬링과 클리핑을 포함한 래스터라이져를 설계하였다. 제안하는 래스터라이져는 모바일 환경을 위해 구현하였고, 프러스텀 컬링, 백 페이스 컬링, Y축 클리핑, X축 클리핑을 처리한다. 래스터라이져는 트라이 앵글 셋업, 에지 워크, 스팬 프로세서 유닛으로 구성된다. 컬링, 클리핑을 포함한 래스터라이져의 각 유닛으로 설계하였다. 래스터라이져는 16 비트 깊이 값과 16 비트 컬러 값을 갖는 고라우드 쉐이딩을 지원한다. 제안한 래스터라이져는 52M pixels/sec의 처리 능력을 갖는다.

• 한국전자통신학회논문지
• /
• 제9권9호
• /
• pp.991-998
• /
• 2014

임베디드 시스템(Embedded System)은 프로세서, 메모리 장치, 각종 입출력장치와 같은 하드웨어와 그 하드웨어를 제어하기 위한 소프트웨어가 탑재되어 동작한다. 본 논문에서는 오픈 모바일 플랫폼인 안드로이드를 기반으로 하는 ARM Cortex-A8 Core를 사용한 SAMSUNG의 S5PV210 CPU를 장착한 임베디드 시스템을 개발함으로서 효율적인 산업용 제어를 가능하게 하는 MPU 모듈 및 Base 보드를 설계 제작하여 구현하였다. 안드로이드 OS기반의 리눅스 커널을 통해 안드로이드 응용 계층의 네이티브 앱과 HTML5를 적용한 온도 및 습도 센서 모니터링 응용프로그램을 구현함으로서 본 논문에서 개발한 임베디드 플랫폼 설계의 적합성 및 타당성을 검증한다.