• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.04a
• /
• pp.349-352
• /
• 2002

다단계 상호연결 네트워크 (multistage interconnection network : MIN) 동작 연구에 있어서 가장 중요한 것 중의 하나가 네트워크 사이클의 운영 방법이라 할 수 있다. 일반적인 MIN 기반 교환기 구조에서 최악의 경우는 수신 버퍼 모듈이 비어있어서 셀이 가장 앞쪽의 버퍼 위치로 움직여야만 하는 상황에서 발생한다. 그러나 실제적으로는 입력 로드의 실질적인 크기에 대해서 대부분의 버퍼 모듈들은 거의 항상 확 차게 된다. 그렇기 때문에 일반적인 체계의 긴 네트워크 사이클은 대역폭의 낭비를 가져오게 된다. 본 논문에서는 이런 문제점을 수정하여 고안한 단위 단계 버퍼링 체계를 사용하여 입력 버퍼에 관한 분석 모델을 제안하였다. 이 제안된 체계는 매개변수의 수와 상태전이 다이어그램에 있어서 기존의 모델링 기법들보다 매우 단순하다. 제안된 모델과 시뮬레이션의 처리율 및 지연시간의 비교를 통해서 제안된 모델의 정확성을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2019.11a
• /
• pp.178-179
• /
• 2019

최근 다양한 어플리케이션에서 리튬 이온 배터리가 사용됨에 따라 이에 대한 연구가 활발히 이루어지고 있다. 전기 자동차(Electric Vehicles; EVs) 및 에너지저장장치(Energy Storage Systems; ESSs) 등의 개발로 대형 배터리 시스템이 요구되고 있으며, 이의 해석이 요구되고 있다. 본 논문에서는 18650 원통형 셀로 구성된 14S20P 배터리 모듈의 노화에 따른 전기적 특성 및 열 거동 변화를 분석하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.30 no.4A
• /
• pp.328-335
• /
• 2005

bIn this paper, built-in self-repair(BISR) is proposed for semiconductor memories. BISR is consisted of BIST(Buit-in self-test) and BIRU(Built-In Remapping Uint). BIST circuits are required not oがy to detect the presence of faults but also to specify their locations for repair. The memory rows are virtually divided into row blocks and reconfiguration is performed at the row block level instead of the traditional row level. According to the experimental result, we can verify algorithm for replacement of faulty cell.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2023.05a
• /
• pp.194-196
• /
• 2023

컴퓨터 보안의 위협 중 하나인 로우해머 공격은 DRAM 메모리 모듈에 영향을 미치며, 인접 셀에서 "비트 플립"이 발생하여 중요한 데이터에 무단으로 접근하거나 시스템을 손상시킬 수 있다. 하드웨어 기반 방어 기법은 메모리 컨트롤러 및 메모리 모듈 기반으로 나뉘며, 소프트웨어 기반 방어 기법은 기계 학습 알고리즘을 사용하여 공격을 감지하거나 예측하여 방지한다. 본 논문은 로우해머 공격과 그 대응 방안에 대한 연구 동향을 설명한다.

• Proceedings of the Korea Society of Information Technology Applications Conference
• /
• 2002.06a
• /
• pp.87-87
• /
• 2002

본 논문에서는 모듈성과 확장성을 갖는 시스톨릭 어레이 정렬기(Systolic Array Sorter)의 구현에 대하여 기술한다. 정규순환방정식으로 표현된 정렬(sorting)알고리즘으로부터 1차원 평면 시스톨릭 어레이를 유도한 후 유도된 정렬 시스톨릭 어레이를 RTL 수준에서 VHDL로 모델링 하여 동작을 검증하였다. 검증된 시스톨릭 어레이 정렬기는 synopsys hynix-0.35$\mu\textrm{m}$ 셀 라이브러리와 FPGA s40pq240칩을 사용하여 합성 및 구현되었다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2005.06a
• /
• pp.388-391
• /
• 2005

In this paper, Cell voltage monitoring method is studied for fault detection of PEMFC(Proton Exchange Membrane Fuel Cell) for FCEV(fuel cell electric vehicle). To measuring several hundred of cells in fuel cell stack, The demanded feature of hardware and software is studied and several types are analysed. Finally, $3.26\%$ maximum measuring error is acquired and verified experimentally.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2013.05a
• /
• pp.1255-1256
• /
• 2013

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10c
• /
• pp.664-666
• /
• 2001

현재 인터넷 사용자들은 저렴한 가격으로 빠르고, 안전하며, 안정된 서비스를 요구한다 하지 만, 기존 네트워크 구조에서는 사용자의 요구 수용에 한계가 있어 현재는 그 대안으로써 MPLS시스템의 연구 및 개발이 활발히 진행되고 있다. 본 논문에서는 이러한 MPLS시스템을 위한 OAM구조 및 기능을 정의하고 시스템에 적용된 OAM 처리 모듈의 구조를 기술한다. 현재 MPLS 시스템에서 의 OAM구조는 Draft수준에서 정의 되어 있다. 하지만 본 논문에서는 ATM시스템을 위한 OAM표준인 1.610을 기준으로 실제 개발된 ACE2000 MPLS 시스템에 적용된 OAM의 구현방법에 대해 기술한다.

• Information and Communications Magazine
• /
• v.25 no.11
• /
• pp.36-41
• /
• 2008

본고에서는 차세대 박막형 CIGS 태양전지 기술과 IT 기술활용에 대하여 알아보았다. CIGS 태양전지 소자의 구성, 셀 및 모듈 제조공정 기술 현황 및 도전과제를 제시하였으며 특히, 박막형 태양광발전 산업화에 필요한 요인들과 해결해야 될 기술적 이슈들을 제시하였다. 태양광발전은 반도체 pn-접합에 흡수된 빛을 단순히 전기로 변환시키는 것이기 때문에 폐기물도 발생하지 않는 환경 친화적인 미래의 그린에너지 기술이다. 박막형 태양전지는 첨다 IT 기술인 반도체 및 디스플레이 기술을 활용하면 산업화를 앞당길 수 있기 때문에 우리의 세계수준의 IT기술을 이용한 산업화 방안에 대하여 논의하였다.

• Proceedings of the Korea Society of Information Technology Applications Conference
• /
• 2002.11a
• /
• pp.343-349
• /
• 2002

본 논문에서는 모듈성과 확장성을 갖는 시스톨릭 어레이를 이용한 FIR(finite impulse response) 디지털필터의 구현에 대하여 기술한다. 차분방정식 혹은 전달함수가 주어질 때 기본소자를 이용한 FIR 디지털필터 설계를 위한 2차원 DG(dependence graph)로부터 1차원 시스톨릭 어레이를 유도한 후 유도된 시스톨릭 어레이를 RT 수준에서 VHDL로 모델링하여 동작을 검증하였다 검증된 시스톨릭 어레이를 이용한 FIR 디지털필터는 Hynix에서 제공하는 0.35$\mu\textrm{m}$ 셀 라이브러리와 FPGA칩인 XCV200E을 사용하여 합성 및 구현되었다.