Proceedings of the Korea Society of Information Technology Applications Conference (한국정보기술응용학회:학술대회논문집)

The Korea Society of Information Technology Applications (한국정보기술응용학회)
권호 표지

VHDL을 이용한 시스톨릭 어레이 정렬기의 설계 및 구현

  • 이재진 (충북대학교 컴퓨터공학과) ;
  • 송호정 (충북대학교 컴퓨터공학과) ;
  • 송기용 (충북대학교 컴퓨터공학과)
  • Published : 2002.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서는 모듈성과 확장성을 갖는 시스톨릭 어레이 정렬기(Systolic Array Sorter)의 구현에 대하여 기술한다. 정규순환방정식으로 표현된 정렬(sorting)알고리즘으로부터 1차원 평면 시스톨릭 어레이를 유도한 후 유도된 정렬 시스톨릭 어레이를 RTL 수준에서 VHDL로 모델링 하여 동작을 검증하였다. 검증된 시스톨릭 어레이 정렬기는 synopsys hynix-0.35$\mu\textrm{m}$ 셀 라이브러리와 FPGA s40pq240칩을 사용하여 합성 및 구현되었다.

Keywords