• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10b
• /
• pp.1383-1386
• /
• 2001

Internet 이용자의 급격한 증가와 광대역 통신망(B-ISDN) 구축의 확산에 따라 ATM(Asynchronous Transfer Mode)망 접속장치의 큰 수요가 기대되며, 또한 ATM망 접속장치의 성능 향상도 요구되고 있다. 기존의 연구들은 컴퓨터 프로그램의 메모리에 대한 참조가 지역적이라는 특성을 이용한 가상 메모리의 효율적인 페이지 교체 알고리즘 및 캐쉬 처리 방안들이 진행되어 왔다. 본 논문은 ATM 프로토콜 프로세서를 설계하는데 있어 네트워크 트래픽의 지역성(Locality of Reference)을 고려한 캐쉬 메모리 구조를 적용하여 보다 향상된 ATM 셀 수신이 가능하도록 한다. ATM 셀의 가상 패스 식별자/가상 채널 식별자(VPI/VCI)를 캐쉬 처리함으로써, 패킷을 분해, 재조립(Segmentation and Reassembly)할 때 관련 테이블의 검색 시간을 줄일 수 있다. 캐쉬 메모리 적용으로 인한 성능 향상을 평가하기 위해 ATM NIC 프로세서와 내부 캐시 메모리 그리고, 외부 SRAM 사이에 셀 수신 정보의 Read 와 Write에 드는 시간 비용(System Clock Cycle)을 캐시의 Hit 또는 Miss 등에 따라 구분하고, 이를 기반으로 한 시뮬레이터에 3 종류의 ATM 셀 스트림을 가하여 각각에 대해 평균 셀 처리시간, 데이터 버스의 트래픽 비율 그리고, 히트율의 3가지 평가요소를 측정하고, 비교하였다.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.40 no.11
• /
• pp.972-978
• /
• 2012

This paper discusses the parallelization of multifrontal solution method, widely used for finite element structural analyses, for a shared memory architecture. Multifrontal method is easier than other linear solution methods because the solution procedure implies that unknowns can be eliminated simultaneously. Two innovative ideas are introduced to achieve optimal solver performance on a shared memory computer. Those are pairing two frontal matrices and splitting the frontal matrix in order to reduce the temporal memory space required by independent computing tasks. Performance comparisons between original algorithm and proposed one prove that proposed method is more computationally efficient on current multicore machines.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.19 no.6
• /
• pp.29-33
• /
• 2019

Recently, due to the rapid improvement of communication technologies as well as the easy production of video contents, IPTV is becoming increasingly popular. Meanwhile, as the number of IPTV channels increases rapidly, much time is required for finding the user's desired channel. This paper discusses and analyzes the effectiveness of reducing IPTV channel searching delays by using memory management techniques of computer systems. Specifically, this paper introduces how memory management techniques such as memory replacement, prefetching, and caching techniques can be adopted in IPTV channel searching interfaces by mapping between the two problems and discusses the effectiveness of the techniques.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.290-290
• /
• 2010

무기물을 포함한 유기물 나노 복합체는 저전력으로 동작하는 차세대 전자 소자와 광전 소자의 응용에 대단히 유용한 소재이다. 간단하고 저렴한 제조 공정과 물질 특성의 장점을 이용한 유기물/무기물 나노 복합재료를 사용한 비휘발성 메모리 소자의 제작과 전기적 특성은 연구되었으나 실험치와 이론치의 비교에 대한 연구는 소자의 효율과 신뢰성을 증진하기 위하여 대단히 필요하다. 다양한 종류의 비휘발성 메모리 중에서 무기물을 포함한 유기물 나노복합체를 사용하여 만들어진 유기 쌍안정성 소자는 간단하게 고집적화가 가능하며 광소자와 결합할 수 있기 때문에 차세대 비휘발성 메모리 소자로서 각광을 받고 있다. 본 연구에서는 ZnO 나노입자를 포함한 PMMA 박막 구조를 기억층으로 사용하여 메모리 특성을 향상시킨 유기 쌍안정성 소자를 제작하고 그에 대한 전기적 특성을 측정과 전하 전송 메커니즘을 규명하여 이론적으로 고찰하였다. 유기 쌍안정성 소자 제작을 위해 Indium-tin-oxide가 증착된 유리 기판위에 ZnO 나노입자와 PMMA를 용매에 혼합하여 스핀코팅 방법으로 ZnO 나노 입자가 분산되어 있는 PMMA 나노 복합체를 형성하였다. 나노 복합체 박막위에 Al 전극을 열증착으로 형성하여 유기 쌍안정성 소자를 제작하여 전류-전압 측정을 하였다. 제작한 유기 쌍안정성 소자의 전하 전송 메커니즘 규명을 위해 space charge limited current 메커니즘을 이용하여 소자에 대한 시뮬레이션을 수행하였고 이를 제작한 소자에서 측정한 전류-전압 특성과 비교하였다. 이 결과는 유기 쌍안정성 소자를 제작할 때 소자의 성능 최적화에 이론적인 기초지식을 제공할 것이다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.46-46
• /
• 2018

메모리 소자의 수요가 데스크톱 컴퓨터의 정체와 모바일 기기의 폭발적인 증가로 NAND flash 메모리의 고집적화로 이어져서 3차원 집적 기술의 고도화가 중요한 요소가 되고 있다. 1 mm 정도의 얇은 웨이퍼 상에 만들어지는 메모리 소자는 실제 두께는 몇 마이크로미터 되지 않는다. 수직방향으로 여러 장의 웨이퍼를 연결하면 폭 방향으로 이미 거의 한계에 도달해있는 크기 축소(shrinking) 기술에 의지 하지 않고서도 메모리 소자의 용량을 증대 시킬 수 있다. CPU, AP등의 논리 연산 소자의 경우에는 발열 문제로 3D stacking 기술의 구현이 쉽지 않지만 메모리 소자의 경우에는 저 전력화를 통해서 실용화가 시작되었다. 스마트폰, 휴대용 보조 저장 매체(USB memory, SSD)등에 수 십 GB의 용량이 보편적인 현재, FEOL, BEOL 기술을 모두 가지고 있는 국내의 반도체 소자 업체들은 자연스럽게 TSV 기술과 이에 필요한 장비의 개발에 관심을 가지게 되었다. 특히 이 중 TSV용 스퍼터링 장치는 transistor의 main contact 공정에 전 세계 시장의 90% 이상을 점유하고 있는 글로벌 업체의 경우에도 완전히 만족스러운 장비를 공급하지는 못하고 있는 상태여서 연구 개발의 적절한 시기이다. 기본 개념은 일반적인 마그네트론 스퍼터링이 중성 입자를 타겟 표면에서 발생시키는데 이를 다시 추가적인 전력 공급으로 전자 - 중성 충돌로 인한 이온화 과정을 추가하고 여기서 발생된 타겟 이온들을 웨이퍼의 표면에 최대한 수직 방향으로 입사시키려는 노력이 핵심이다. 본 발표에서는 고전력 이온화 스퍼터링 시스템의 자기장 해석, 냉각 효율 해석, 멀티 모듈 회전 자석 음극에 대한 동역학적 분석 결과를 발표한다. 그림1에는 이중 회전 모듈에 대한 다물체 동역학 해석을 Adams s/w package로 해석하기 위하여 작성한 모델이고 그림2는 180도 회전한 서브 모듈의 위상이 음극 냉각에 미치는 효과를 CFD-ACE+로 유동 해석한 결과를 나타내고 있다.

• Journal of Convergence Society for SMB
• /
• v.3 no.1
• /
• pp.43-48
• /
• 2013

With the development of computer technology, and have diversified technical system attacks evolve more. Computer hardware and software has evolved more and more, performance is improved, but the basic principle of operation does not change much, it is a problem. In general, the application is placed in a running state, the program data is placed in memory. Remains in memory for efficiency of operation of the operating system, we analyze memory and memory hacking, these data will have access to data. Since a large damage occurs key, such as certificates personal information, encrypted flows out, measures should be provided by it. In this content, I want to discuss the issues and work around memory hacking.

• Journal of KIISE:Computer Systems and Theory
• /
• v.30 no.5_6
• /
• pp.250-257
• /
• 2003

As the memory access time becomes slower relative to the fast processor speed, most systems use cache memory to reduce the gap. The cache performance has an increasingly large impact on the performance of algorithms. Blocking is the well known method to utilize cache and has shown good results in multiplying matrices and search trees like d-heap. But if we use blocking in the data structures which require rotation during insertion or deletion, the execution time increases as the data movements between blocks are necessary. In this paper, we have proposed the extended pairing heap algorithms using block node and shown by experiments that our structure is superior Also in case of using block node, we use less memory space as the number of pointers decreases.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.242.1-242.1
• /
• 2013

최근, 저항변화 메모리 (resistance random access memory, ReRAM)는 단순한 구조, 고집적성, 낮은 소비 전력, 우수한 retention 특성 CMOS 기술과의 공정호환성 등의 장점으로 인하여 현재 사용되는 메모리의 물리적 한계를 극복할 수 있는 차세대 메모리로써 주목을 받고 있다. 더욱이 용액공정은 높은 균일성, 공정 시간 및 비율 감소 그리고 대면적화가 가능한 장점을 가진 이유로 TiOx, ZrOx ZnO 같은 high-k 물질들을 이용한 연구가 보고되고 있다. 기존의 ReRAM 용액공정에서 결함, 즉 oxygen vacancies 그리고 불순물들을 제어하기 위해 일반적으로 사용되는 furnace 열처리는 낮은 열효율과 고비용등의 문제점을 가지고 있다. 특히 glass 또는 flexble 기판의 경우 열처리 온도에 제약이 있다. 이러한 문제를 해결하기 위한 방법으로 열 균일성, 짧은 공정시간 의 장점을 가진 microwave 열처리 방법이 보고되고 있다. 따라서 본 연구에서는 용액공정을 이용하여 증착한 HfOx 기반의 저항변화 메모리를 제작하여 저온에서 microwave 열처리 와 furnace 열처리의 특성을 비교평가 하였다. 그 결과 microwave 열처리 방법이 furnace 열처리 방법보다 넓은 메모리 마진, 향상된 uniformity 를 가지는 것을 확인 하였다. 이로써 저온공정이 필요한 ReRAM 의 열처리 대안책 으로 사용될 수 있을 것으로 기대된다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.31 no.5_6
• /
• pp.321-327
• /
• 2004

SPIHT algorithm is a wavelet based fast and effective technique for image compression. It uses a list structure to store status information which is generated during set-partitioning of toro-tree. Usually, this requires lots of additional memory depending on how high the bit-rate is. Therefore, in this paper, we propose a new technique called MZC-BFS, which needs no additional memory when running SPIHT algorithm. It explicitly performs a breadth first search of the spatial-tree using peano-code and eliminates additional memory as it uses pre-status significant test for encoding and LSB bits of some coefficients for decoding respectively. This method yields nearly the same performance as SPIHT. This may be desirable in fast and simple hardware implementation and reduces the cost of production because no lists and additional memory are required.

• The Journal of the Convergence on Culture Technology
• /
• v.7 no.1
• /
• pp.615-619
• /
• 2021

This study focuses on memory systems that are optimized to increase performance and energy efficiency in many embedded systems such as IoT, cloud computing, and edge computing, and proposes a performance improvement technique. The proposed technique improves memory system performance based on machine learning algorithms that are widely used in many applications. The machine learning technique can be used for various applications through supervised learning, and can be applied to a data classification task used in improving memory system performance. Data classification based on highly accurate machine learning techniques enables data to be appropriately arranged according to data usage patterns, thereby improving overall system performance.