• Korean Chemical Engineering Research
• /
• v.61 no.1
• /
• pp.19-25
• /
• 2023

Although a lot of research and development has been conducted on the performance improvement of PEM (Proton Exchange Membrane) water electrolysis, the research on durability is still in early stage. This study investigated effect of temperature on the water electrolysis durability when driving temperature of the PEM water electrolysis was increased to improve performance. Voltage change, I-V, CV (Cyclic Voltammetry), LSV (Linear Sweep Voltammetry), Impedance, and FER (Fluoride Emission Rate) were measured while driving under a constant current condition in a temperature range of 50~80 ℃. As the operating temperature increased, the degradation rate increased. At 50~65 ℃, the degradation of the IrO₂ electrocatalyst mainly affected the durability of the PEM water electrolysis cell. At 80 ℃, the polymer membrane and electrode degradation proceeded similarly, and the short resistance decreased to 1.0 kΩ·cm² or less, and the performance decreased to about 1/3 of the initial stage after 144 hours of operation due to the shorting phenomenon.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.3 no.2
• /
• pp.471-475
• /
• 1999

The metal plasma-etch damage immunity of nMOSFET with $N{_2}O$ gate oxide is found to be improved comparing to that with regular pure oxide of similar thickness. With increasing the antenna ratio (AR), the characteristics of nMOSFETs with $N{_2}O$ oxide shows tighter initial distribution and smaller degradation under constant field stress, which is explained by the effect of the nitrogen at the substrate $Si/SiO_2$ interface. Also, if $N{_2}O$ gate oxide is used, the maximum allowable size of metal AAR and PAR may be increased to the much larger values. These improvements of nMOSFETs with $N{_2}O$ gate oxide are attributed to the effect of the interface hardness improved by the nitrogen included at the substrate-Si/$N{_2}O$-oxide interface.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.05a
• /
• pp.105-110
• /
• 2008

We have proposed a new structure of poly-silicon thin film transistor(TFT) which was fabricated the LDD region using doping oxide with graded spacer by etching shape retio. The devices of n-channel poly-si TFT's hydrogenated by $H_2$ and $HT_2$/plasma processes are fabricated for the devices reliability. We have biased the devices under the gate voltage stress conditions of maximum leakage current. The parametric characteristics caused by gate voltage stress conditions in hydrogenated devices are investigated by measuring /analyzing the drain current, leakage current, threshold voltage($V_{th}$), sub-threshold slope(S) and transconductance($G_m$) values. As a analyzed results of characteristics parameters, the degradation characteristics in hydrogenated n-channel polysilicon TFT's are mainly caused by the enhancement of dangling bonds at the poly-Si/$SiO_2$ interface and the poly-Si Brain boundary due to dissolution of Si-H bonds. The structure of novel proposed poly-Si TFT's are the simplity of the fabrication process steps and the decrease of leakage current by reduced lateral electric field near the drain region.

• Journal of the Korean Electrochemical Society
• /
• v.12 no.2
• /
• pp.148-154
• /
• 2009

With respect to the durability of large scale ($150cm^2$) membrane electrode assembly (MEA) of direct methanol fuel cell (DMFC), degradation phenomena at cathode is monitored and analyzed according to the position on the cathode surface. After constant current mode operation of large scale MEA for 500 hr, the MEA is divided into three parts along the cathode channel; (close to) inlet, middle, and (close to) outlet. The performance of each MEA is tested and it is revealed that the MEA from the cathode outlet of large MEA shows the worst performance. This is due to the catalyst degradation and GDL delamination caused by flooding at cathode outlet of large MEA during the 500 hr operation. Particularly on the catalyst degradation, the loss of electrochemically active surface area (ECSA) of catalyst gets worse along the cathode channel from inlet to outlet, of which the reason is believed to be loss of catalysts by dissolution and migration rather than their agglomeration. The extent of loss in the performance and catalyst degradation has strong relation to the cathode flooding and it is required to develop proper water management techniques and separator channel design to control the flooding.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.153-153
• /
• 1999

platinum 유기착화합물을 사용하여 유리 기판 위에 Pt를 증착시켰다. Pt를 증착하기 위하여 Pt 착화합물을 용해 시킨 후, 유리 기판을 용액속에 담근 후 가열하여 Pt막을 증착하였다. 증착 후 Pt의 면저항은 200~75$\Omega$의 값을 나타내어 비교적 높은 저항값을 나타내었다. 높은 저항값을 낮추기 위해 진공 10-5Torr에서 50, 100, 150, 25$0^{\circ}C$로 열처리를 하였다. 이러한 저항값을 변화의 원인을 살펴보기 위하여 X-선 회절법을 이용하여 결정성의 변화를 살펴보았고, 화학적 조성의 변화는 X-ray 광전자 분광법을 이용하여 조사하였다. 열처리 전 Pt막은 비정질 상태를 나타내었으나, 6$0^{\circ}C$에서 30분간 열처리한 후에는 결정성이 증가하는 것으로 관찰되었다. 열처리 후 결정방향은 {111] 방향이 주 방향이였으며 [002] 방향의 피크도 관찰되었다. 따라서 성장된 막은 다결정 막임을 알 수 있었다. XPS를 이용하여 조성을 조사하여 본 결과 열처리하지 않은 시료의 경우 유기물과 반응하여 Pt의 피크가 넓게 나타나나 열처리 후에는 유기물이 분해되어 Pt의 고유한 피크를 관찰할 수 있었다. 따라서 전기전도도의 변화는 유기물의 분해를 통하여 순수한 Pt로 변해가면서 감소하는 것으로 생각되어 지며 결정성 또한 전기전도도 변화에 중요한 역할을 함을 알 수 있었다. 기존의 방법을 이용하여 Pt를 증착할 경우 기판과 쉽게 박리 되는 현상이 관찰되었으나 본 방법을 이용하여 증착된 Pt 박막의 경우 열처리 후에는 기판과의 접착력이 기존의 방법보다 뛰어나 박리되는 현상이 관찰되지 않았다.$ 이상에서 안정한 것을 볼 수 있었다. 텅스텐 박막은 $\alpha$ 및 $\beta$-W 구조를 가질 수 있으나 본 연구에서 성장된 텅스텐은 $\alpha$-W 구조를 가지는 것을 XRD 측정으로 확인하였다. 성장된 텅스텐 박막의 저항은 구조에 따라서 변화되는 것으로 알려져 있다. 증착조건에 따른 저항의 변화는 SiH4 대 WF6의 가스비, 증착온도에 따라서 변화하였다. 특히 온도가 40$0^{\circ}C$ 이상, SiH4/WF6의 비가 0.2일 경우 텅스텐을 증착시킨 후에 열처리를 거치지 않은 경우에도 기존에 발표된 저항률인 10$\mu$$\Omega$.cm 대의 값을 얻을 수 있었다. 본 연구를 통하여 산화막과의 접착성 문제를 해결하고 낮은 저항을 얻을 수 있었으나, 텅스텐 박막의 성장과정에 의한 게이트 산화막의 열화는 심각학 문제를 야기하였다. 즉, LPCVD 과정에서 발생한 불소 또는 불소 화합물이 게이트의 산화막에 결함을 발생시킴을 확인하였다. 향후, 불소에 의한 게이트 산화막의 열화를 최소화시킬 수 있는 공정 조건의 최저고하 또는 대체게이트 산화막이 적용될 경우, 개발된 연구 결과를 산업체로 이전할 수 있는 가능성이 높을 것을 기대된다.박막 형성 메카니즘에 큰 영향을 미침을 알 수 있었다. 또한 은의 전기화학적 다층박막 성장은 MSM (monolayer-simultaneous-multilayer) 메카니즘을 따름을 확인하였다. 마지막으로 구조 및 양이 규칙적으로 조절되는 전극의 응용가능성이 간단히 논의될 것이다.l 성장을 하였다는 것을 알 수 있었다. 결정성

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.201-201
• /
• 2010

DRAM (dynamic random access memory)은 하나의 트랜지스터와 하나의 캐패시터의 구조 (1T/1C)를 가지는 구조로써 빠른 동작 속도와 고집적에 용이하다. 하지만 고집적화를 위해서는 최소한의 캐패시터 용량 (30 fF/cell)을 충족시켜 주어야 한다. 이에 따라 캐패시터는 stack 혹은 deep trench 구조로 제작되어야 한다. 위와 같은 구조로 소자를 구현할 시 제작공정이 복잡해지고 캐패시터의 집적화에도 한계가 있다. 이러한 문제점을 보완하기 위해 1T-DRAM이 제안되었다. 1T-DRAM은 하나의 트랜지스터로 이루어져 있으며 SOI (silicon-on-insulator) 기판에서 나타나는 floating body effect를 이용하여 추가적인 캐패시터를 필요로 하지 않는다. 하지만 SOI 기판을 이용한 1T-DRAM은 비용측면에서 대량생산화를 시키기는데 어려움이 있으며, 3차원 적층구조로의 적용이 어렵다. 하지만 다결정 실리콘을 이용한 기판은 공정의 대면적화가 가능하고 비용적 측면에서 유리한 장점을 가지고 있으며, 적층구조로의 적용 또한 용이하다. 본 연구에서는 ELA (eximer laser annealing) 방법을 이용하여 비정질 실리콘을 결정화시킨 기판에서 1T-DRAM을 제작하였다. 하지만 다결정 실리콘은 단결정 실리콘에 비해 저항이 크기 때문에, 메모리 소자로서 동작하기 위해서는 높은 바이어스 조건이 필요하다. 게이트 산화막이 얇은 경우, 게이트 산화막의 열화로 인하여 소자의 오작동이 일어나게 되고 게이트 산화막이 두꺼울 경우에는 전력소모가 커지게 된다. 그러므로 메모리 소자로서 동작 할 수 있는 최적화된 게이트 산화막 두께가 필요하다. 제작된 소자는 KrF-248 nm 레이저로 결정화된 ELA 기판위에 게이트 산화막을 10 nm, 20 nm, 30 nm 로 나누어서 증착하여, 전기적 특성 및 메모리 특성을 평가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.461-461
• /
• 2011

최근의 나노기술의 발전과 함께 나노미터크기의 물질들의 물성과 미세구조 등을 분석하기 위한 노력들이 활발히 이루어지고 있다. 투과전자현미경(transmission electron microscope; TEM)은 나노물질의 미세구조 관찰, 화학성분 분석, 전자기적 특성평가가 가능한 초정밀 분석장비이다. TEM 관찰을 위한 시편의 제작방법중 TEM 그리드(grid)를 사용하는 방법은, 분석하고자 하는 물질을 망(mesh) 형태의 그리드에 도포하여 샘플을 준비하는 방법으로 다른 방법에 비해 아주 빠르고 간편한 장점이 있다. 그러나 TEM 그리드에 나노물질을 분산/도포하여 공중에 떠있는 형태로 샘플을 제작하려면, 나노물질이 mesh 사이로 빠져나오지 않도록 그리드 mesh의 간격이 아주 미세하여야 하는데, 일반적으로 mesh의 크기가 미세할수록 그리드의 가격은 높아진다. 또한 기존에 사용되고 있는 비정질 탄소박막으로 덮여진 그리드는 극미세 크기의 나노물질 및 탄소나노물질을 분석할 경우, 고해상도의 TEM상을 얻는데 한계가 있다. 한편 그래핀은 2차원의 육각판상의 구조로 탄소원자가 빼곡히 채워진 흑연 한 층의 나노재료이다. 이는 원자단위 두께로 가장 얇은 물질로서 기계적 강도가 우수하여 지지막으로의 응용이 가능하다고 알려져 있다. 따라서 TEM grid막으로 사용할 경우 기존의 고가의 미세한 mesh가 형성된 그리드를 사용하지 않아도 나노물질을 효과적으로 분석할 수 있을 것으로 예상 된다. 본 연구에서는 열화학증기증착법(thermal chemical vapor deposition; TCVD)을 이용하여 300 nm 두께의 니켈박막이 증착된 기판위에 대면적으로 합성한 그래핀을 TEM 관찰용 그리드 위에 전사(transfer)함으로써 나노물질이 그리드 mesh사이로 빠져나오지 않는 저가의 TEM 그리드 제작 방법 및 응용 가능성에 대하여 보고한다.

• Journal of the Korean Magnetics Society
• /
• v.8 no.3
• /
• pp.138-143
• /
• 1998

We have investigated the magnetic properties of FeBN and FeSiN films deposited by RF magnetron reactive sputtering system. It was investigated that the compositions of B, Si and N were the main factors influencing the soft magnetic properties and film resistivity. The addition of small amount of N significantly improve the soft magnetic properties and electrical resistivity. The FeBN and FeSiN films were showed good soft magnetic properties which were Hc<1 Oe, Bs:19~19 kG and $\mu$'>1000 values. The composition of films were $Fe_{75}(BN)_{25},\;Fe_{78}(SiN)_{22}$ and resistivity was 100~120 $\mu$$\Omega$-cm. but, futher increase in B, Si and N concentration degraded the soft magnetic properties due to formation of nitride such as $Fe_4N$ compound.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.241.1-241.1
• /
• 2013

최근 고집적화된 금속-산화막 반도체 metal oxide semiconductor (MOS) 소자는 크기가 점점 작아짐에 따라 얇은 산화막과 다양한 High-K 물질과 전극에 대하여 연구되고 있다. 이러한 소자의 열적 안정성과 균일성을 얻기 위해 다양한 열처리 방법이 사용되고 있으며, 일반적인 열처리 방법으로는 conventional thermal annealing (CTA)과 rapid thermal annealing (RTA)이 많이 이용되고 있다. 본 실험에서는 microwave radiation에 의한 열처리로 소자의 특성을 개선시킬 수 있다는 사실을 확인하였고, 상대적으로 $100^{\circ}C$ 이하의 저온에서도 공정이 이루어지기 때문에 열에 의한 소자 특성의 열화를 억제할 수 있으며, 또한 짧은 처리 시간 및 공정의 단순화로 비용을 효과적으로 절감할 수 있다. 본 실험에서는 metal-oxide-silicon (MOS) 구조의 capacitor를 제작한 다음, 기존의 CTA나 RTA 처리가 아닌 microwave radiation을 실시하여 MOS capacitor의 전기적인 특성에 미치는 microwave radiation 효과를 평가하였다. 본 실험은 p-type Si 기판에 wet oxidation으로 300 nm 성장된 SiO2 산화막 위에 titanium/aluminium (Ti/Al) 금속 전극을 E-beam evaporator로 형성하여 capacitance-voltage (C-V) 특성 및 current-voltage (I-V) 특성을 평가하였다. 그 결과, microwave 처리를 통해 flat band voltage와 hysteresis 등이 개선되는 것을 확인하였고, microwave radiation 파워와 처리 시간을 최적화하였다. 또한 일반적인 CTA 열처리 소자와 비교하여 유사한 전기적 특성을 확인하였다. 이와 같은 microwave radiation 처리는 매우 낮은 온도에서 공정이 이루어짐에도 불구하고 시료 내에서의 microwave 에너지의 흡수가 CTA나 RTA 공정에서의 열에너지 흡수보다 훨씬 효율적으로 이루어지며, 결과적으로 산화막과 실리콘 기판의 계면 특성 개선에 매우 효과적이라는 것을 나타낸다. 따라서, microwave radiation 처리는 향후 저온공정을 요구하는 nano-scale MOSFET의 제작 및 저온 공정이 필수적인 display 소자 제작의 해결책으로 기대한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.12 no.9
• /
• pp.1615-1622
• /
• 2008

We have fabricated the poly-silicon thin film transistor(TFT) which has the LDD-region with graded spacer. The devices of n-channel poly-si TFT's hydrogenated by $H_2$ and $H_2$/plasma processes were fabricated for the devices reliability. We have biased the devices under the gate voltage stress conditions of maximum leakage current. The parametric characteristics caused by gate voltage stress conditions in hydrogenated devices are investigated by measuring/analyzing the drain current, leakage current, threshold voltage($V_{th}$), sub-threshold slope(S) and transconductance($G_m$) values. As a analyzed results of characteristics parameters, the degradation characteristics in hydrogenated n-channel polysilicon TFT's are mainly caused by the enhancement of dangling bonds at the poly-Si/$SiO_2$ interface and the poly-Si grain boundary due to dissolution of Si-H bonds. The structure of novel proposed poly-Si TFT's are the simplicities of the fabrication process steps and the decrease of leakage current by reduced lateral electric field near the drain region.