• 한국전자파학회논문지
• /
• 제16권6호
• /
• pp.580-585
• /
• 2005

본 연구를 통하여 슬롯라인-마이크로스트립 변환을 이용한 고효율 전력 결합 모듈을 개발하였다. 제작된 전력 결합 모듈은 본 논문에서 제안하는 두 가지 형태의 전력 결합기를 이용하여 슬롯라인 중앙에서 도파관을 통해 입사된 전력을 분배하고 전력 증폭기를 거친 후 다시 전력이 결합되도록 하였다. 제작한 결과 58.5 GHz와 60 GHz에서 각각 22.96 dBm, 22.81 dBm의 포화 출력 전력과 $80\%$ 이상의(최대 $86\%$)고효율 전력 결합도를 얻을 수 있었다. 각각의 전력 결합기를 back-to-back으로 연결하여 손실을 측정한 경우 두 가지 형태 모두 60 GHz 근방에서 1.2 dB 내의 우수한 삽입손실을 보였으며 반사 손실은 15 dB 이상의 특성을 보였다.

• 한국전자파학회논문지
• /
• 제14권7호
• /
• pp.750-755
• /
• 2003

본 논문에서는 새로운 형태의 3-라인 발룬을 제안하였다. 먼저 3-라인 발룬의 등가회로를 제시하였고, 이등가회로의 각 포트에서의 전압과 전류의 관계를 이용하여 임피던스 행렬,［Z］를 구하고 이를［S］파라미터로 변환하여 제시하였다.［S］파라미터를 이용하여, 제시한 등가회로가 발룬으로 동작할 수 있도록 하는 설계식을 도출하였다 본 논문에서 제안한 등가회로와 설계식의 타당성 및 유용성을 검증하고자 2.4 GHz ISM 대역에서 동작하는 MLC(Multi-layer Ceramic) 칩 발룬을 설계하였고, LTCC(Low Temperature Co-fired Ceramic) 기술을 이용하여 제작하였다. 새로운 3-라인 발룬의 등가회로와 LTCC 기술을 이용한 다층구조를 동시에 적용함으로써 2012사이즈의 초소형 발룬을 구현할 수 있었다. 제작된 발룬의 측정 결과는 3차원 전자장 시뮬레이션 결과 와 매우 유사하였고, 넓은 대역에서 매우 우수한 위상 및 진폭 평형 특성을 보였다. 본 논문에서 제안한 3 라인 발룬은 본 논문에서 보인 것처럼 LTCC 기술을 이용하여 매우 쉽게 구현이 가능할 뿐만 아니라 인쇄회로기판 상의 마이크로 스트립라인 등을 이용하여도 구현이 가능하며 작은 사이즈의 우수한 특성을 가진 발룬이 요구되는 무선랜이나 블루투스 등의 무선 통신 시스템 등에 매우 유용하게 적용될 수 있다.

• 한국전자파학회논문지
• /
• 제15권10호
• /
• pp.1005-1010
• /
• 2004

슬롯 결한 마이크로스트립라인-도파관 천이기에 대해 간략하지만 정확한 등가 회로 모델을 추출하기 위한 해석 방법을 제안한다. 이 등가회로는 이상적 변압기, 마이크로스트립 개방 스터브, 그리고 슬롯 중심에서 도파관 쪽과 급전선 쪽 반평면으로 바라보는 각각의 어드미턴스들로 구성된다. 관련된 회로 변수 값들은 가역 정리 (Reciprocity theorem), 푸리에 변환과 푸리에 급수(Fourier transform and series), 복소 전력 개념(Complex power concept), 파스발 정리(Parceval's theorem), 그리고 스펙트럼 영역 이미턴스 접근법(Spectral-domain immittance approach)에 의해 계산된다. 계산된 산란계수 값을 측정된 값과 비교하였으며 이들 사이의 상당한 일치도는 제안된 등가회로 모델의 간편성과 정확성을 뒷받침한다.

• 한국전자파학회논문지
• /
• 제26권5호
• /
• pp.463-470
• /
• 2015

본 논문은 SIR 구조의 피드라인과 공진기를 이용한 새로운 구조의 마이크로스트립 이중대역 대역통과여파기(BPF)를 제안한다. SIR 구조의 피드라인을 이용하여 이중대역 BPF의 두 통과대역 각각에서 입력과 출력 피드라인의 자기장 최대 지점을 서로 일치시켜 공진기와 피드라인 사이의 결합을 최대화하여 여파기 손실을 감소시켰다. 또한, 이중대역 BPF의 제1통과대역 공진기에도 SIR 구조를 적용하여 1) 두 통과대역 사이의 저지대역 특성을 개선시키고, 2) 제2통과대역 공진기와의 결합을 최소화시켜 공진기 간격을 감소시켜 소형화에 기여하였다. 이렇게 하여 이중대역 BPF 통과대역의 중심주파수와 대역폭을 독립적으로 변경시키는 것은 물론, 필터링 성능을 개선하였다. WLAN 규격을 만족하는 이중대역 BPF를 제작하고, 측정 결과와 비교하여 제안한 여파기 설계 방법이 유용하다는 것을 입증하였다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1986년도 춘계학술발표회 논문집
• /
• pp.220-223
• /
• 1986

• 한국소프트웨어감정평가학회 논문지
• /
• 제17권2호
• /
• pp.109-116
• /
• 2021

전통적으로 공학분야는 실험 실습 위주의 대면 교육이 주를 이루어 왔으나, IT 기술 및 인터넷 통신망의 급속한 발전과 최근 COVID-19 등의 사회적 환경 변화로 인해 온라인 학습에 대한 수요가 급증하고 있다. 다른 분야에 비해 실험 실습의 비중이 상대적으로 높은 공학 분야에서 효율적인 온라인 교육이 이루어지려면 실제 실험 실습을 대체할 수 있는 가상 실험실습 콘텐츠가 매우 필요하다. 본 연구에서는 전기전자 분야 뿐만 아니라 IT 융합이 이루어지고 있는 전반적인 공학 분야에서 필수적으로 사용되고 있는 마이크로프로세서의 효율적인 온라인 응용 학습을 위해 라인 트레이서 모델을 개발하고 이를 시뮬레이션 할 수 있는 가상실험 소프트웨어를 개발하였다. 개발된 라인 트레이서 모델에서 사용자는 원하는 형태로 하드웨어 파라미터 값들을 다양하게 설정하고, 이에 따른 소프트웨어를 어셈블리 언어나 C 언어 등으로 작성하여 컴퓨터 상에서 동작을 시험해 볼 수 있도록 구성되었다. 개발된 라인 트레이서 가상 실험 소프트웨어는 실제 수업에 활용하여 동작을 검증하였으며, 앞으로 온라인 상에서 이루어지는 비대면 수업에서 효율적인 가상 실험 실습 도구가 될 것으로 기대된다.

• 한국전자파학회논문지
• /
• 제14권8호
• /
• pp.830-838
• /
• 2003

본 논문에서는 위성 통신 송, 수신 겸용 단일 마이크로스트립 안테나를 설계, 해석, 제작, 측정하였다. 송,수신 주파수 대역은 각각 14.0~l4.5 GHz, 11.7~12.75 GHz이며, 각각 수직, 수평 편파를 사용한다. 제안된 단일안테나 구조는 수신 대역에 대하여 마이크로스트립 직접 급전, 송신 대역에 대하여 개구면 결합 스트립 라인 급전 방법을 사용하였으며, 높은 이득과 수신 광대역 특성을 위하여 적층된 방사 소자를 사용하였다. 본 연구에서의 단일 소자의 해 석으로 finite difference time domain(FDTD) 방법과 method of moment(MOM)에 의한 방법을 비교하였으며, 유한한 구조와 두 접지면간의 불완전성 등이 해석에 고려되므로 FDTD 방법이 보다 정확함을 알 수 있었다. 제안된 구조는 2차원 구조로의 일반적 확장이 용이하며 송, 수신 8$\times$4 배열에 대하여 수신, 송신-10 dB, -14 dB 이하의 반사계수와 18.6~20.2 dBi, 송신 20.7~21.3 dBi의 이득값을 가져 각각 43~51%, 52~57 %의 방사효율을 가져, 스트립라인 급전에 의해 송신 대역에서 불요방사 수준을 낮출 수 있었다.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 1998년도 공동추계학술대회 경제위기 극복을 위한 정보기술의 효율적 활용
• /
• pp.849-853
• /
• 1998

라인 해석법(Method of Line), MOL과 파수 영역 해석법(Space Domain Approach), SDA를 결합한 공간-파수 영역 해석법(SSDA)를 이용하여 MIC/MMIC 회로에서 임의 입체 구조를 갖는 공진기를 해석한다. SSDA는 상대 수렴(relative convergence)특성을 갖지 않으며, 반 해석적 (semianalytical )특성으로 수치적 효율이 높다. 경계치 문제로부터 씨스팀 행렬방정식 형태로 유도된그린 함수에 갤러킨법을 적용한다. 삼각, 사각 및 불연속 구조를 갖는 스트립 패치의 폭, 위치와 기판의 두께 변화에 따른 공진 주파수를 계산하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.928-930
• /
• 2004

명령어간의 데이터 종속 관계는 동적으로 스케줄 되는 파이프라인 프로세서의 병렬 처리에 중요한 장애로 남아 있다. 마이크로프로세서의 데이터 종속에 기인한 파이프라인 대기 시간을 줄일 대표적인 두 가지 방법으로 생성 값의 지역성에 기초를 둔 데이터 값 예측과 공간 지역성에 기반으로 예측하는 주소 예측이 있다. 본 논문에서는 성능 개선을 위해 이 두 가지 기술을 독립적으로 수행하는 것 보다 혼합한 형태의 예측이 더 좋은 예측 정확성이 나타나는 것을 보인다.

• ETRI Journal
• /
• 제10권3호
• /
• pp.36-48
• /
• 1988

본 논문에서는 부동소숫점연산 프로세서들의 최근 동향을 설명하면서 부동소숫점 연산기의 중요성을 강조하고, 한국전자통신연구소 프로세서구조연구실에서 개발하고 있는 HARP(High-performance Architecture for RISC type Processor)의 개발전략에 따른 부동소숫점 연산기(Floating-Point Unit : FPU)의 구조를 정의한다. 또한 HARP FPU의 설계구현을 마이크로 구조측면에서 설명한다. HARP의 CPU와 동일 칩상에 구현될 HARP FPU는 고유의 구조를 가지며 모든 부동소숫점 연산은 IEEE-754 표준을 따른다. HARP FPU는 고속의 부동소숫점 연산 유니트이며, HARP의 IPU(Integer Processing Unit)와는 독립적으로 동작되도록 설계되어서 HARP CPU의 전체적인 파이프라인 기능에 가능한 한 페날티를 주지 않도록 동작된다.