• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.1
• /
• pp.52-60
• /
• 2003

For a System-on-a-Chip(SoC) comprised of multiple IP cores, various design techniques have been proposed to provide diverse test link configurations. In this paper, we introduce a new flag based Wrapped Core Linking Module (WCLM) that enables systematic integration of IEEE 1149.1 TAP'd cores and P1500 wrapped cores with requiring least amount of area overhead compared with other state-of-art techniques. The design preserves compatibility with standards and scalability for hierarchical access.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.7-10
• /
• 2007

마이크로어레이 데이터는 매우 많은 수의 유전자로 구성되며, 암 분류 성능을 높이기 위해서는 대상 암과 관련된 유용한 유전자를 선택해야 한다. 기존 필터 기반 유전자 선택 기법은 유전자를 개별적으로 평가하여 암 분류에 사용하기 때문에, 유전자 사이의 관계나 분류기와의 상관성을 고려하지 않으며, 비슷한 특성의 유전자를 중복해서 선택하는 경향이 있다. 본 논문에서는 필터와 래퍼 방식을 결합하여 분류결과를 반복적으로 반영하며 유전자를 선택하는 기법을 제안한다. 필터 기법으로 유전자의 순위를 계산할 때 이전 분류에서 틀린 샘플의 가중치가 높도록 설계하고, 분류를 반복하면서 각 단계에서 유용한 유전자를 추가로 선택한다. 제안하는 방법을 대표적 암 분류 데이터인 림포마 암과 대장암 데이터에 적용하여 유용성을 검증하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10a
• /
• pp.75-77
• /
• 1999

W3C에서 제안한 XML 표준안이 발표된 이후 인터넷을 기반으로 하는 많은 다양한 분야에서 XML을 활용하고자 하는 연구들이 진행중이다. 그 중 한 분야가 인터넷상에 널리 퍼져 있는 기존의 다양한 정보 시스템들을 XML을 매개로 하여 통합하고자 하는 연구이다. 즉. 분산 환경에서의 각자 고유한 스키마를 가지고 운영되고 있는 기존의 정보시스템들을 XML이라는 공통 데이터 모델을 사용하여 표현함으로써 통합된 정보를 제공하는 것이다. 따라서, 이러한 연구에서는 기존의 정보시스템의 데이터에 대한 XML화된 질의 방법을 제공하는 것이 필수적이며 질의에 대한 결과 역시 XML로 표현되어야 한다. 본 논문에서는 이러한 관점에서 객체지향 데이터베이스인 바다-III 데이터베이스를 대상으로 XML에 대한 질의 언어인 XQL을 사용한 질의 시스템과 그 결과를 XML로 변환하는 변환 시스템의 설계 및 구현 방법에 대해 논의하고 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.05a
• /
• pp.253-256
• /
• 2004

컴포넌트 기반의 소프트웨어를 개발하는 데 있어서 대부분의 방법론은 앞으로 구축할 새로운 시스템의 재사용성 확보에 치중할 뿐, 기존의 레거시 시스템 자원을 재사용하여 새로운 시스템을 구축하는 실용적인 재공학 방법을 지원하지 못하고 있다. 또한, 기존의 레거시 시스템을 컴포넌트화하는 방법들도 소프트웨어들의 규모가 방대해지고 복잡해짐으로써 시간적, 비용적 측면에서 많은 시간과 노력이 요구된다. 본 논문에서는 레거시 어플리케이션을 재공학 프로세스를 적용하여 컴포넌트화하기 원하는 메소드를 추출하고, WDL 정의 및 JNI를 연계하도록 하는 래퍼를 생성하여 자바빈즈 컴포넌트화함으로써 범위를 최대화하고, 재사용성을 극대화할 수 있는 방안을 제시한다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.1
• /
• pp.131-136
• /
• 2013

TSV based 3D ICs have been widely developed with new problems at die and IC levels. It is imperative to test at post-bond as well as pre-bond to achieve high reliability and yield. This paper introduces a new testable design technique which not only test microscopic defects at TSV input/output contact at a die but also test interconnect defects at a stacked IC. IEEE 1500 wrapper cells are augmented and through at-speed tests for pre-bond die and post-bond IC, known-good-die and defect free 3D IC can be massively manufactured+.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.8 no.5
• /
• pp.384-393
• /
• 2015

This paper proposes an optimized classifier based on feature elimination (OCFE) for gene selection with combining two feature elimination methods, ReliefF and SVM-RFE. ReliefF algorithm is filter feature selection which rank the data by the importance of the data. SVM-RFE algorithm is a wrapper feature selection which wrapped the data and rank the data based on the weight of feature. With combining these two methods we get less error rate average, 0.3016138 for OCFE and 0.3096779 for SVM-RFE. The proposed method also get better accuracy with 70% for OCFE and 69% for SVM-RFE.

• Journal of Korean Society of Industrial and Systems Engineering
• /
• v.29 no.1
• /
• pp.76-86
• /
• 2006

다양한 데이터 마이닝 기법들의 발전과 더불어, 속성(Feature 또는 Attribute)의 범위(Dimension)를 줄이기 위해 많은 요소 선택 방법이 개발되었다. 이는 확장성(Scalability)을 향상시킬 수 있고 학습 모델(Learning Model)을 더욱 쉽게 해석할 수 있도록 한다. 이 논문에서는 네스티드 분할(Nested Partition, 이하 NP)을 이용한 새로운 최적화 기반 속성 선택 방법을 NP 기본 구조와 다양한 실험 문제의 수치적 결과들과 함께 제시하여 어떻게 NP의 최적화 구조가 속성 선택 과정에 기여를 하고 있는지 보여준다. 그리고 이 새로운 지능적인 분할 방법이 어떻게 매우 효율적인 분할을 수행하는지를 제시한다. 이 새로운 속성 선택 방법은 필터(Filter)방법과 래퍼(Wrapper)방법 두 가지로 구현될 수 있다. 사례 연구로서, B2B e-비즈니스 시스템에서 효과적으로 사용될 수 있는 추천 시스템(Recommender System)을 제안하였다. 이 추천 시스템은 분류 기법(Classification Rule)과 제시된 NP 기반 요소 선택 방법을 사용하고 있다. 이 추천 시스템은 사용자의 인터넷 경매 참여를 추천하는데 사용되며, 이 때 제안된 요소 선택 앨고리듬은 추천 규칙들이 쉽게 이해될 수 있도록 모델을 간략화 하는데 사용된다.

• Annual Conference on Human and Language Technology
• /
• 2013.10a
• /
• pp.102-106
• /
• 2013

레스토랑 리뷰 분석을 위해서는 음식메뉴 개체명 인식이 매우 중요하다. 그러나 현재의 개체명 사전을 이용하여 리뷰 분석을 할 경우 구체적이고 복잡한 음식메뉴명을 표현하는데 충분하지 않으며 지속적인 업데이트가 힘들어 새로운 트렌드의 음식 메뉴명 등이 반영되지 않는 문제가 있다. 본 논문에서는 레스토랑 전문 사이트와 레시피 제공 사이트에서 각 레스토랑의 메뉴 정보와 음식명 등을 래퍼기반 웹 크롤러로 수집하였다. 그런 다음 빈도수가 낮은 음식메뉴와 레스토랑 온라인 리뷰에서 쓰이지 않는 음식메뉴를 제거하여 레스토랑 음식 메뉴 사전을 자동으로 구축하였다. 그리고 레스토랑 온라인 리뷰 문서를 이용해 음식 메뉴 사전의 엔티티들이 어느 유형의 레스토랑 리뷰에서 발견되는지를 찾아 빈도수를 구하고 분류 정보에 따른 비율을 사전에 추가하였다. 이 정보를 이용해 여러 분류 유형에 해당되는 음식메뉴를 구분할 수 있다. 실험 결과 한국관광공사 외국어 용례사전의 음식 메뉴명은 1,104개의 메뉴가 실제 레스토랑 리뷰에서 쓰인데 비해 본 논문에서 구축한 사전은 1,602개의 메뉴가 실제 레스토랑 리뷰에서 쓰여 498개의 어휘가 더 구성되어 있는 것을 확인 할 수 있었다. 이와 아울러, 자동으로 수집한 메뉴의 정확도와 재현율을 분석한다. 실험 결과 정확률은 96.2였고 재현율은 78.4, F-Score는 86.4였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2007.11a
• /
• pp.463-466
• /
• 2007

웹기반 기업형 어플리케이션은 객체지향 언어로 개발되고, 데이터의 관리는 RDB(Relational Database)를 이용하여 구축된다. 두 시스템은 이질적 패러다임에 기인하여 모델의 불일치성(object-relational impedance mismatch)을 발생시킨다. 이 문제를 해결하고자 사용되는 객체-관계 매핑 프레임워크(ORM-Framework)는 RDB 의 테이블과 객체지향 언어의 객체를 매핑하는 구조로 복잡한 메타정보를 이용하여 동적으로 매핑하기 때문에 개발이 복잡하고, 변경에 유연하지 못하여 유지보수에 많은 어려움이 있다. 본 논문에서는 기존 ORM 프레임웍크의 복잡성을 해소하고, 변경에 유연한 퍼시스턴스 프레임워크를 제안한다. 제안되는 프레임워크는 SQL 을 래핑하는 구조로 테이블과 객체의 메타정보가 불필요하고, 정형화된 구조를 가진 래퍼의 사용으로 소스코드를 자동 생성하여 개발 및 유지보수의 편의성을 제공하고, 변경에 유연하다. 제안 프레임워크는 Hibernate, iBATIS 와의 테스트 결과 구동 매커니즘이 거의 동일한 iBATIS 와는 처리속도가 비슷했고, Hibernate 의 약 3 배 빠른 속도를 보였다. 코딩량은 Hibernate 대비 1/9, iBATIS 대비 1/4 을 나타냈다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.11
• /
• pp.65-73
• /
• 2007

This paper introduces design-for-test (DFT) techniques for low-cost system-on-chip (SoC) test. We present a Scan-Test method that controls IEEE 1500 wrapper thorough IEEE 1149.1 SoC TAP (Test Access Port) and design an at-speed test clock generator for delay fault test. Test cost can be reduced by using small number of test interface pins and on-chip test clock generator because we can use low-price automated test equipments (ATE). Experimental results evaluate the efficiency of the proposed method and show that the delay fault test of different cores running at different clocks test can be simultaneously achieved.