• 제목/요약/키워드: 디지털 FIR 필터

검색결과 98건 처리시간 0.025초

고정계수 곱셈을 위한 비트패턴 전용덧셈기 설계 (Design of Bit-Pattern Specialized Adder for Constant Multiplication)

  • 조경주;김용은
    • 한국정보통신학회논문지
    • /
    • 제12권11호
    • /
    • pp.2039-2044
    • /
    • 2008
  • FIR 필터, DCT, FFT와 같은 디지털 신호처리 응용에서 다중 고정 계수 곱셈의 효율적인 하드웨어 구현문제에 자주 접하게 된다. 고정계수 곱셈기 설계에서 공통 하위식 제거 알고리즘은 면적과 전력소모를 상당히 개선시킬 수 있는 방법을 제공한다. 본 논문에서는 CSD 계수에서 빈번히 나타나는 두 공통 하위식($10{\bar{1}}$, 101)의 덧셈을 수행하는 전용덧셈기 설계 방법을 제안한다. 제안한 방법을 radix-24 FFT 구조의 고정계수 곱셈블록에 적용한 실험에서 제안한 방법의 면적, 지연시간, 전력소비는 기존방법 보다 각각 21%, 11%, 12% 정도 향상됨을 보인다.

2계층 Frobenius norm 유한 임펄스 응답 필터 기반 디지털 위상 고정 루프 설계 (Design of Digital Phase-locked Loop based on Two-layer Frobenius norm Finite Impulse Response Filter )

  • 김신;신성;유성현;최현덕
    • 한국전자통신학회논문지
    • /
    • 제19권1호
    • /
    • pp.31-38
    • /
    • 2024
  • 디지털 위상 고정 루프는 디지털 위상 검출기, 디지털 루프 필터, 디지털 제어 발진기, 분배기 등으로 이루어진 일반적인 회로로 전기 및 회로 분야 등 다양한 분야에서 널리 사용된다. 디지털 위상 고정 루프의 성능 향상을 위해 다양한 수학적인 알고리즘 등을 활용한 상태 추정기가 사용된다. 전통적인 상태 추정기로는 무한 임펄스 응답 상태 추정기의 칼만 필터를 활용해왔으며, 무한 임펄스 응답 상태 추정기 기반 디지털 위상 고정 루프는 초기값의 부정확성, 모델 오차, 다양한 외란 등의 예상치 못한 상황에서 급격한 성능 저하가 발생할 수 있다. 본 논문에서는 새로운 디지털 위상 고정 루프를 설계하기 위해 2계층 Frobenius norm 기반 유한 임펄스 상태 추정기를 제안한다. 제안한 상태 추정기는 첫 번째 층의 추정 상태를 이용하여 두 번째 층에서 상태 추정을 하는데, 이때 첫 번째 층의 추정 상태와 누적된 측정값과 결합하여 설계하였다. 새로운 유한 임펄스 응답 상태 추정기 기반 디지털 위상 동기 루프의 강인한 성능을 검증하기 위해 잡음 공분산 정보가 부정확한 상황에서 무한 임펄스 응답 상태 추정기와 비교하여 시뮬레이션을 수행하였다.

디지털 보청기를 위한 음향궤환 몇 잡음 제거 알고리즘 (A Combined Acoustic Feedback and Noise Cancellation Algorithm for Digital Hearing Aids)

  • 이행우
    • 한국통신학회논문지
    • /
    • 제35권11C호
    • /
    • pp.911-916
    • /
    • 2010
  • 본 논문에서는 디지털 보청기의 음향궤환 및 장음을 제거하기 위한 새로운 알고리즘을 제안한다. 이 알고리즘은 궤환신호를 제거하기 위한 궤환제거기와 잡음신호를 감소시키기 위한 잡음제거기를 결합한 구조로 구성된다. 여기서 궤환제거기는 일반적인 적응 FIR 필터를 사용하여 구현하고 잡음제거기는 Wiener 해법을 이용하여 주파수 영역에서 구현한다. 이 잡음제거는 각 신호들의 전력 스펙트럼 밀도를 구하여 전달함수를 표현하는 것으로 이루어진다. 본 연구에서 제안한 궤환 및 잡음제거기의 성능을 검증하기 위하여 시뮬레이션 프로그램을 작성하고 모의실험을 수행하였다. 실험 결과, 제안한 적응 알고리즘을 사용하면 경로이득 0dB에서 기존의 알고리즘을 사용하는 경우보다 평균 10.85dB의 출력 SNR, 경로이득 6dB에서 평균 11.04dB의 출력 SNR을 향상시킬 수 있는 것으로 확인하였다.

B-WLL 상향링크 수신기용 동기 회로 설계 및 구현 (A Design and Implementation of Synchronization Circuit for B-WLL Up-Link Receiver)

  • 손교훈;정인화;김재형
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2001년도 춘계종합학술대회
    • /
    • pp.218-222
    • /
    • 2001
  • 본 논문에서는 B-WLL 상향링크 수신기용 심볼 및 위상 동기 회로를 설계하였다. B-WLL 상향링크는 버스트 전송 방식이고, 변조 방식은 QPSK를 사용한다. 본 연구에서는 심볼율을 2.5 Msymbol/sec로 가정하였고, 디지털 Up/Down Converter를 이용한 IF 대역은 20 [MH]를 사용하였다. 수신필터는 25 탭, 7 비트 계수를 가지는 FIR 필터로 설계하였다. 심볼 타이밍 복구 회로는 Gardner 알고리즘을 이용하여 설계하였으며, 반송파 복구는 결정 지향 알고리즘을 이용하여 설계하였다. 설계된 알고리즘은 VHDL로 코딩되어 FPGA에 구현되었다. 실험에 사용된 FPGA는 ALTERA사의 APEX20KE 시리즈의 60만 게이트 FPGA이다. 구현된 복조기의 성능을 평가하기 위하여 모의실험 결과와 구현 결과를 비교하여 제시하였다. 그 결과로 주파수 오프셋과 위상 오프셋이 있는 경우에도 심볼 타이밍 복구 회로는 잘 동작을 하였으며, 주파수 오프셋이 심볼율의 0.12%까지 위상 동기회로가 잘 동작하였다.

  • PDF

2단 적응 등화기의 직렬 연결에 의한 MMA 알고리즘의 수렴 속도 개선 (Convergence Speed Improvement in MMA Algorithm by Serial Connection of Two Stage Adaptive Equalizer)

  • 임승각
    • 한국인터넷방송통신학회논문지
    • /
    • 제15권3호
    • /
    • pp.99-105
    • /
    • 2015
  • 본 논문에서는 nonconstant modulus 신호를 대상으로 채널의 찌그러짐에 의한 부호간 간섭을 보상하기 위한 MMA (Multiple Modulus Algorithm) 적응 등화기를 가변 적응 스텝 크기를 적용하지 않고 2단의 직렬 연결 형태로 구현하여 수렴 속도를 개선할 수 있는 mMMA (modified MMA)에 대하여 다룬다. 적응 등화기는 유한 차수의 탭 지연선에 의한 단일 디지털 필터로 구현되므로, 논문에서는 이를 2단의 직렬 연결 필터로 구현한 후 각 단에서는 MMA와 동일한 알고리즘으로 오차 신호를 얻은 후 필터 계수를 갱신하게 된다. 따라서 첫단에는 빠른 수렴 속도를 결정하며, 두 번째단에서는 첫단의 출력에 포함되어 있는 잔류 isi양을 최소화시키도록 탭 계수를 갱신한다. 이때 1단 시스템과 2단 시스템은 동일한 차수의 필터가 되도록 조정하면서 적응 등화 성능을 비교하였으며, 성능 비교를 위한 지수로는 등화기 출력 신호 성상도, 수렴 특성을 나타내는 잔류 isi, 최대 찌그러짐과 MSE, 채널의 신호대 잡음비에 따른 SER을 사용하였다. 시뮬레이션 결과 2단의 FIR 구조를 갖는 mMMA가 1단의 기존 MMA보다 등화 잡음에 의한 성상도를 제외한 모든 성능 지수에서 우월하며, 수렴 속도는 1.5~1.8배 정도 개선됨을 확인하였다.

트리구조의 비균일한 대역폭을 갖는 Delayless 서브밴드 필터 구조 (Nonuniform Delayless Subband Filter Structure with Tree-Structured Filter Bank)

  • 최창권;조병모
    • 한국음향학회지
    • /
    • 제20권1호
    • /
    • pp.13-20
    • /
    • 2001
  • 음향 에코우제거기나 소음제어와 같은 임펄스 응답이 긴 디지털 필터를 이용하여 필터링을 할 경우 수렴속도가 느리고 계산시간이 많이 걸린다. 이러한 기존의 필터링에서 생기는 계산시간이나 수렴속도 문제를 개선하기 위해서 서브밴드 필터링과 멀티레이트 신호처리 기술이 개발되었다. 모든 시스템의 전달함수는 interpolator와 임펄스 응답사이에 임의 수만큼의 0이 들어있는 sparse 임펄스 응답을 갖는 서브필터를 직렬로 연결한 구조로 표현할 수 있다. 이 경우에 interpolator는 Hadamard 행렬로 표현되고 저역통과필터 특성을 갖는 원형필터를 균일하게 이동시킨 것과 같다. 그래서 입력신호를 Hadamard 변환을 이용하여 각 서브대역으로 분할하고 decimation을 하여 샘플링 레이트를 줄이는 멀티레이트기술이 음향 함수 모델링이나 잡음제거에 응용할 수 있다. 본 논문에서는 decimation으로 생기는 에리어싱을 제거하고 수렴속도를 향상시키기 위해서 입력 신호를 트리구조를 갖는 필터뱅크를 이용하여 비균일한 서브대역으로 분할, 그리고 decimation을 하여 샘플링레이트를 변환하고 각 서브대역에서 계수를 갱신한 후 이 계수를 전대역으로 Hadamard 변환을 이용하여 변환하는 비균일한 대역폭을 갖는 delayless 필터 구조를 제안하고 이 구조를 컴퓨터 시뮬레이션을 통하여 성능을 검증한다.

  • PDF

헤드폰/이어폰을 위한 저전력 피드백 능동 소음 제어 필터 설계 방법 (A Method of Designing Low-power Feedback Active Noise Control Filter for Headphones/Earphones)

  • 서지호;윤대희;박영철
    • 한국정보전자통신기술학회논문지
    • /
    • 제10권1호
    • /
    • pp.57-65
    • /
    • 2017
  • 본 논문은 헤드폰/이어폰에 최적화된 저전력 피드백 능동 소음 제어 필터 설계 방법을 제안하였다. 제약 최적화를 이용하여 높은 샘플링 주파수 환경에서 합리적인 소음 저감 성능을 확보하기 위한 높은 차수의 유한 임펄스 응답소음 제어 필터를 얻은 후 무한 임펄스 응답 근사 기법인 Balanced Model Truncation (BMT)를 이용하여 얻어낸 필터를 헤드폰/이어폰과 같은 저전력 디지털 신호처리 시스템에 적합하도록 낮은 차수의 무한 임펄스 응답 소음 제어 필터로 변환하였다. 성능 확보를 위해 주파수 워핑 기법을 이용하여 기존의 높은 차수의 유한 임펄스 응답 소음 제어 필터와 더욱 유사한 주파수 응답을 가지는 무한 임펄스 응답 필터를 얻었으며, 이를 2차 무한 임펄스 응답 필터들의 종속연결 구조로 재구성하여 시스템 전체의 안정성을 높였다. 백색 잡음을 통한 능동 소음 제어 시뮬레이션과 결과 및 안정성 실험 등을 통해 제안하는 기법이 기존의 기법보다 우수한 소음 저감 성능과 안정성을 가짐을 검증하였다.

가변 CSD 계수를 이용한 저전력 디지털 필터의 설계 (Design of a Low Power Digital Filter Using Variable Canonic Signed Digit Coefficients)

  • 김영우;유재택;김수원
    • 대한전자공학회논문지SD
    • /
    • 제38권7호
    • /
    • pp.455-463
    • /
    • 2001
  • 본 논문에서는 많은 연산을 필요로 하는 디지털 필터의 저전력화를 위한 새로운 저전력 기법을 제안한다. 제안된 저전력 기법에서는 CSD (canonic signed digit)숫자의 유효 표현 범위를 결정하는 nonzero digit 와 ternary digit의 값에 따른 필터의 차단대역 특성 변화를 이용하여, 다단계의 필터 차단 대역 특성을 가지는 가변 CSD 계수를 얻고 이를 approximate processing 기법에 적용하였다. 제안된 저전력 필터 설계기법의 성능을 확인하기 위하여 4개의 필터 차단대역 특성을 사용하는 AC '97 과표본화 ADC용 decimation 필터의 설계에 적용하였다. Decimation필터 중 제안된 저전력 기법을 적용한 두 half-band 필터의 연산량은 제안된 기법을 적용하지 않은 경우에 비해 각각의 근사화 수준에서 단위 출력 샘플 당 63.5, 35.7, 13.9 %의 덧셈 연산만을 수행하여 필터의 출력을 얻을 수 있었다. Decimation 필터는 0.6㎛ CMOS SOG 라이브러리를 사용하여 제작·실험하였으며, 실험결과 입력 신호의 attenuation에 따라 전체 소모전력의 약 3.8 %에서 9 %의 소모전력이 감소되었음을 확인하였다. 제안된 가변 CSD 계수를 이용한 approximate processing 방식은 특히 음성 대역 및 오디오 대역의 신호처리와 과표본화 ADC/DAC의 decimation/interpolation과 같은 multirate 시스템에 적합하다.

  • PDF

YIG-VCO를 사용한 산업용 마이크로파 거리계의 개발 (Development of a Microwave Level Meter Using YIG-VCO for Industrial Process)

  • 김정목;임종수;전중창;김태수;안광호;이승학
    • 한국전자파학회논문지
    • /
    • 제11권1호
    • /
    • pp.18-25
    • /
    • 2000
  • 본 논문에서는 YIG 발진기(YTO)를 사용한 산업용 FM-CW 마이크로파 거리계를 설계 제작하여, 그 측정 겸과를 제시하였다.YTO는 주파수 선형성이 매우 우수하므로 거리계의 구성에서 별도의 선형화 장치를 필요로 하지 않는다. 운용환경 주변의 장애물로부터 발생되는 반사 선호를 제거하기 위해서 중간주파 선호에 디지털 대역통과 필터를 적용하였다. 이를 위해서 Kaiser window를 사용한 FIR 필터가 설계되었다. 거리 측정 테스트는 4 40m까지 측정할 수 있는 야외 시험장에서 1m 간격으로 실시되었으며, 측정오차의 표준편차가2.33 cm인 측정 결과플 얻었다 본 논문에서 제작된 마이크로파 거리계는 제철소의 용선 운반 차량과 같이 사람이 접근하기 어 려운 산업 시설에서 거리측정용으로 사용될 수 있다

  • PDF

적응잡음제거를 위한 FDAF와 MDF 알고리즘의 실시간 구현 (Real-Time Implementation of FDAF and MDF Algorithms for Adaptive Noise Cancellation)

  • 조우근;정원용
    • 융합신호처리학회논문지
    • /
    • 제1권1호
    • /
    • pp.7-14
    • /
    • 2000
  • 최근 들어 초고속 정보통신기기 소자와 디지털 신호처리 기술에 힘입어 적응잡음제거 기술이 비약적인 발전을 이룩하게 되었다. 그러나 실제로 적응잡음제거, 에코제거 등의 여러 응용에서 만족할 만한 결과를 얻기 위해서는 수천이 넘는 적응필터계수가 요구된다. 계수의 수가 많은 적응 FIR 필터의 복잡한 계산 량을 줄이고 빠른 수렴을 얻기 위한 시도로 본 연구에서는 주파수영역 적응필터와 다중지연 주파수영역 적응필터 알고리즘을 실시간 처리 관점에서 서로 비교하였다. 긴 탭의 주파수영역 적응필터에서 발생하는 시간지연은 다중지연 주파수영역 적응필터를 적용하여 개선하려다. 또한 일반 적응잡음제거환경과 Cross talk 환경에 주파수영역 적응필터을 적용하여 그 알고리즘의 실시간 처리 가능성을 dSPACE 1103 보드를 통하여 확인하였다

  • PDF