• 한국콘텐츠학회논문지
• /
• 제5권4호
• /
• pp.180-187
• /
• 2005

본 논문에서는 IT분야에서 가장 기본적인 교과목중의 하나인 '디지털 논리회로'를 온라인상에서 효과적으로 교육할 수 있는 콘텐츠를 개발하였다. 교과목의 특성상 '디지털 논리회로'에서 다루는 학습 내용은 실험적 성격이 강하기 때문에 각 단원에 대한 가장 효과적인 실습을 선정하고 이를 바탕으로 콘텐츠를 개발하였다. 또한 강의 내용에는 산업현장의 요구를 반영하여 ORCAD의 사용법과 디지털 시계를 제작과정을 넣어 종합적인 응용능력을 배양하도록 하였으며, Falsh를 이용하여 가상 실험실을 제작하여 가상의 회로를 설계하고 동작시켜볼 수 있도록 하였다. 제작된 가상실험실은 사실적인 그래픽을 사용하여 현장감을 높였을 뿐만 아니라 회로도와 동일한 핀 배치를 가지면서도 가상의 브레드 보드에 삽입할 수 있는 새로운 소자의 모델을 개발하여 학습효과를 높였다.

• 한국정보교육학회:학술대회논문집
• /
• 한국정보교육학회 2011년도 동계학술대회
• /
• pp.1-5
• /
• 2011

디지털 사회로의 변화는 새로운 정보화 능력을 갖춘 인간상을 요구하고 있으며 교육에도 큰 영향을 미치고 있다. 이러한 변화에 발맞추어 디지털 기술이 가진 역동적 상호작용성과 전통적 스토리텔링의 교육적 효과성이 결합된 디지털 스토리텔링이 탄생하였다. 디지털 스토리텔링은 기존의 스토리텔링을 뛰어넘어 움직이는 화면과 소리 등 멀티미디어적 요소를 함께 제공하기 때문에 학습자의 흥미를 쉽게 유발하며 초등학생의 다양한 지능을 자극하고 양방향적 상호작용을 가능하게 한다. 따라서 본 연구에서는 디지털 스토리텔링을 분석한 후 초등학교 현장에서 적용할 수 있는 학습요소의 추출하여 디지털 스토리텔링이 가능한 수업을 설계하여 제시하고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.343-347
• /
• 2002

본 논문에서는 '디지털 회로' 과목을 효과적으로 학습할 수 있는 웹 코스웨어를 구현함에 있어, 웹 서버 시스템에 구축한 데이터베이스를 이용함으로써 교육정보의 갱신을 용이하게 하였으며, 학습에 대한 이해와 상호작용을 증진시키기 위해 그래픽, 애니메이션, 음성 등의 멀티미디어 요소를 제공하고 그리고 실습 위주의 시뮬레이션형 웹 코스웨어를 설계하고 구현했다. 그 결과, 학습자들에게 시각 및 청각적 효과를 제공함으로써 학습동기를 유발시키고 학습효과를 높일 수 있었다. 또한 필요에 따라 학습내용을 보강할 수 있어 다양한 내용의 학습을 할 수 있다. 더 나아가 결과에 대한 피드백을 제공함으로써 학습에 대한 이해를 증진시킬 수 있었다. 앞으로 저장기능을 가지는 회로를 추가함으로써 좀 더 복잡하고 많은 기능을 가지는 회로의 설계 및 구현에 대한 보완이 필요하다.

• 한국통신학회논문지
• /
• 제26권11B호
• /
• pp.1565-1573
• /
• 2001

디지털 위성방송 수신용 QPSK복조기에서 반송파 위상 오차의 발생으로 인한 문제점을 해결하기 위해서 반송파 복원 회로가 요구된다. 기존 반송파 복원 회로의 NCO(Numerically Controlled Oscillator)는 Look-up table을 갖는 구조로 되어있어 전력 소모가 큰 단점을 가지고 있다. 따라서 본 논문에서는 전력소모를 줄이기 위해 Look-uptable을 사용하지 않는 조합 회로의 구조로 NCO를 설계하였다. 제안된 NCO의 소비 전력을 비교해보면 Look-uptable을 사용한 NCO의 경우 175(7)이고 새로운 구조의 NCO는 24.65(7)의 결과로 전력소모가 약 1/8로 감소됨을 확인하였다. 또한, 설계한 반송파 복원 회로를 사용하여 위상 오차를 보정해 줄 수 있다는 것을 모의실험을 통해 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.99-99
• /
• 2012

본 개발에서는 초고속복합분자펌프 구동을 위한 디지털 구동장치를 설계하였다. BLDC구동을 위한 디지털 제어 시스템의 핵심제어 보드 설계 및 모듈 설계를 하여 보드제작 및 기본성능평가를 하고 고속 회전 실험을 하였다. AMB제어기는 넓은 제어대역폭을 확보하기 위하여 FPGA 1개와 마이크로 콘트롤러 2개를 사용하여 구성하였으며 FPGA로 AMB구동을 위한 PWM기능과 CPU 2개의 원활한 Data 통신을 위하여 Dual Memory을 구현하였으며 PWM의 디지털노이즈 회피를 위하여 AMB구동용 PWM과 동기화하여 Gap Sensor 및 전류센서신호 샘플링할 수 있도록 ADC를 구동 및 샘플링한다. 그리고 Gap Sensor 구동 회로와 제어기회로를 하나의 보드로 구연하였다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2004년도 춘계 종합학술대회 논문집
• /
• pp.372-376
• /
• 2004

디지털 신호 기억회로는 반도체 기술의 발달과 더불어 매우 빠른 속도로 발달되었다. 그러나 수 백 MHz의 높은 고주파 신호를 저장하였다가 복재 하는 것은 매우 어려운 기술이다. 고주파 신호의 기억을 위해서 과거에는 아날로그 방식의 주파수 기억루프 (Frequency Memory Loop)가 사용되었으나, 광대역 신호 변환기와 광대역 주파수 증폭기 등이 개발되면서 디지털 고주파 신호 기억 장치에 대한 설계가 가능해 졌다. 본 논문에서는 주파수 대역이 3 옥타브 이상 되는 광대역 디지털 고주파 기억회로를 Johnson 코드를 이용하여 설계하고 그 결과를 모사 하였다.

• 컴퓨터교육학회논문지
• /
• 제11권2호
• /
• pp.65-78
• /
• 2008

기존의 교육용 디지털 시뮬레이터들은 논리소자(AND, OR gate 등)의 입력 포트 수, 선의 상태변화, custom component등에 대한 제한이 있다. 본 논문에서는 이러한 제한을 완화시키고, 큰 규모의 논리를 여러 개의 도면으로 나누어 처리할 수 있는 확장형 디지털 논리 회로 시뮬레이터 XSIM (eXpandable digital logic circuit SIMulator)을 제안한다. XSIM은 큰 회로를 여러 개의 페이지로 나누어 작업이 가능함으로 복잡한 논리도면 구성이나, 팀별수업에 도움이 될 것으로 기대된다.

• 한국정보통신학회논문지
• /
• 제19권9호
• /
• pp.2081-2086
• /
• 2015

링 발진기를 이용한 온도센서를 공급전압 1.5volts를 사용하여 0.18㎛ CMOS 공정으로 설계하였다. 온도센서는 온도가 변화하더라도 일정한 출력주파수를 가지는 링 발진기와 온도가 증가하면 출력주파수가 감소하는 링 발진기를 이용하여 설계하였다. 온도를 디지털 값으로 변환하기 위해 온도에 무관한 링 발진기의 출력 신호는 카운터의 클럭 신호로 사용하였으며, 온도에 따라 변화하는 링 발진기의 출력신호는 카운터의 인에이블 신호로 사용하였다. 설계된 회로의 HPICE 시뮬레이션 결과 회로의 동작온도가 -20℃에서 70℃까지 변화할 때 온도 에러는 -0.7℃에서 1.0℃ 이내였다.

• 정보처리학회논문지A
• /
• 제9A권1호
• /
• pp.93-98
• /
• 2002

본 논문에서는 하드디스크 드라이브 읽기 채널용 아날로그/디지털 변환기를 설계하였다. 본 회로는 고속 저에러율 비교 동작이 가능한 빠른 regenerative autozero 비교기에 기반을 두고 있고, 아키텍쳐에 Double Speed Dual ADC(DADA) 방식을 사용하여 전체 A/D 변환기의 속도를 효과적으로 향상시켰다. 또한 autozero 구조에 적합한 새로운 타입의 thermometer-to-binary 디코더를 사용하여 글리치를 제거하였고 기존의 구조를 보다 최적화시켰다. 이 ADC는 6-bit, 해상도, msample/s 최대 변환속도로 설계되었으며, 390mW 전력 소모와 한 클럭주기의 latency를 가진다. 설계에 0.65m CMOS 공정을 사용하였다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.23-32
• /
• 2006

다층 고속 디지털 보드에 대한 빠르고 정확한 전압 버스 설계 방법은 정확하고 정밀한 고속 보드에 전원 공급망 설계 방법을 위해 고안되었다. FAPUD는 PBEC(Path Based Equivalent Circuit)모델과 망 합성 방법의 두 중요 알고리즘을 기반으로 구성된다. PBEC 모델 기반의 회로 레벨의 2차원 전원 분배 망의 전기적 값으로부터 lumped 1차원 회로 모델로 간단한 산술 표현들을 활용한다 제안된 PBEC 기반인 회로 단계 설계는 제안한 지역 접근법을 이용해 수행된다. 이 회로 단계 설계는 온칩 디커플링 커패시터의 크기, 오프칩 디커플링 커패시터의 위치와 크기, 패키지 전압 버스의 유효한 인덕턴스를 직접 결정하고 계산한다. 설계 출력에 따라 모든 디커플링 커패시터가 포한된 lumped 회로 모델과 전압 버스의 레이아웃은 FAPUD 방법을 이용한 후 얻을 수 있다. 미세조정 과정에서, I/O Switching에 의해 덧붙여진 Simultaneous Switching Noise(SSN)를 고려한 보드 재 최적화가 수행될 수 있다 이는 전원 공급 잡음에 I/O 동작 효과가 lumped 회로 모델을 가지고 전 동작 주파수 범위에 대해 추산될 수 있기 때문이다. 게다가 만약 설계에 조정이 필요하거나 교체해야 한다면, FAPUD 방법은 다른 전면 설계변경 없이 디커플링 커패시터들을 대체하여 설계를 수정하는 것이 가능하다. 마지막으로 FAPUD 방법은 전형적인 PEEC 기본설계 방법과 비교해 정확하고 FAPUD 방법의 설계 시간은 전형적인 PEEC 기본 설계 방법의 시간보다 10배가 빠르다.