• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.149-155
• /
• 2015

본 논문에서는 선형성이 개선된 5MHz의 샘플링 주파수를 가지는 10-비트 디지털/아날로그 변환기를 제안한다. 제안하는 디지털/아날로그 변환기는 10-비트 R-2R 기반 디지털/아날로그 변환기, rail-to-rail 입력 범위의 차동 전압증폭기를 이용하는 출력버퍼, 그리고 바이어스 전압을 위한 밴드-갭 기준전압 회로로 구성된다. R-2R 디지털/아날로그 변환기의 2R 구현에 스위치를 위해 사용되는 인버터의 turn-on 저항 값을 포함하여 설계함으로 선형성을 개선시킨다. DAC의 최종 출력 전압 범위는 출력버퍼에 차동전압증폭기를 이용함으로 R-2R의 rail-to-rail 출력 전압으로부터 $2/3{\times}VDD$로 결정된다. 제안된 디지털/아날로그 변환기는 1.2V 공급전압과 1-poly, 8-metal을 이용하는 130nm CMOS 공정에서 구현되었다. 측정된 디지털/아날로그 변환기의 동적특성은 9.4비트의 ENOB, 58dB의 SNDR, 그리고 63dBc의 SFDR이다. 측정된 DNL과 INL은 -/+0.35LSB 미만이다. 제작된 디지털/아날로그 변환기의 면적과 전력소모는 각각 $642.9{\times}366.6{\mu}m^2$과 2.95mW이다.

• 조명전기설비학회논문지
• /
• 제24권6호
• /
• pp.8-17
• /
• 2010

본 논문에서는 위상천이 풀브리지 인버터를 이용한 새로운 LCD CCFL 백라이트 전자식 안정기를 제안한다. 제안한 전자식 안정기는 소프트스타팅이 적용된 새로운 형태의 디지털 디밍제어를 이용하여 CCFL의 점화전압을 감소시키고 전류스파이크를 제거함으로써, CCFL의 점화 특성을 향상 시키며 나아가 CCFL의 수명을 연장시킨다. 이를 위하여 본 논문은 제안한 전자식 안정기의 풀브리지 인버터 토폴로지를 간략하게 분석하고 여기에 적용된 새로운 디지털 디밍제어 알고리즘을 간단하게 설명한다. 그리고 본 논문은 프로토타입 회로의 설계예를 보이고 단일칩 마이크로컨트롤러 상에 소프트웨어적으로 구현되는 디지털 디밍제어의 구현 방식을 설명한다. 이것은 실제 프로토타입 전자식 안정기로 구현되었으며, 그 실험 결과를 통하여 제안한 전자식 안정기가 정확하게 동작함을 보였다. 제안한 전자식 안정기 프로토타입의 디지털 디밍제어 동작 시의 점화전압은 기존의 전자식 안정기와 비교하여 약 30[%] 정도 감소되었으며 어떠한 전류스파이크도 나타나지 않았다.

• 전자공학회논문지CI
• /
• 제48권6호
• /
• pp.62-70
• /
• 2011

스마트-헬스케어 서비스(smart-healthcare service)는 최근에 급속히 보급되고 있는 스마트폰(smart phone)을 기반으로 예방적 건강관리와 웰니스(wellness)를 위한 수요자 중심의 능동적 서비스 제공을 목표로 하는 보건의료서비스이다. 이에 본 논문에서는 언제, 어디서든 손쉽게 접근할 수 있는 스마트폰을 바탕으로 한 디지털청진기 기반의 원격청진진료 스마트-헬스케어 시스템을 제안한다. 제안하는 시스템은 환자가 자가 측정을 하기 위한 디지털청진기와 스마트폰, 환자를 진찰하기 위한 의사용 PC, 그리고 단말들을 연결해주기 위한 네트워크 웹서버로 구성되며, 단말들 간에 청진 데이터와 진찰 데이터를 주고받을 수 있는 프로그램을 통하여 환자와 의사간에 원격진료를 수행할 수 있다. 결과적으로 본 논문에서 제안한 시스템으로는 환자에게 시 공간적 제약 없이, 일상생활에 밀접히 접근하여 손쉽고 편리하게 이용할 수 있는 보건의료서비스를 제공 할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제45권7호
• /
• pp.44-51
• /
• 2008

본 논문에서는 비대칭 펄스 폭 변조 파워-앰프를 갖는 스테레오 오디오 디지털-아날로그 변환기를 제안한다. 고 전력 오디오 기기에 주로 사용되던 class-D 증폭기를 헤드폰 응용에 적용하기 위하여, 증폭기가 디지털-아날로그 변환기와 한 칩으로 집적화될 때에 발생되는 채널 간 간섭에 의한 잡음을 분석하고 이 영향을 줄이기 위한 시그마-델타 변조기의 최적화 방안을 제시하였다. 또한, 비대칭 구조의 펄스 폭 변조 방식이 파워-앰프 단에서 발생되는 스위칭 노이즈와 전력 손실을 줄이기 위하여 구현되었다. 제안된 구조들은 0.13-mm CMOS 공정을 통해 설계 제작되었다. 제안된 오디오 디지털-아날로그 변환기는 단일 출력을 가진 파워-앰프를 포함하여 4.4-mW를 소모하면서 다이나믹-레인지 95-dB를 확보하였다.

• 한국정보통신학회논문지
• /
• 제9권4호
• /
• pp.745-752
• /
• 2005

본 논문에서는 무선환경을 이용하여 이동하는 객체의 확인 및 위치 추적을 위한 시스템에서 수신부측의 디지털부를 구현하고자 한다. 구현한 시스템의 경우에 UWB를 이용한 통신 시스템을 가정하였고, 전체적인 통신 방식은 직렬 통신(RS-232) 방식을 따른다. 디지털 수신기는 직렬 통신의 입출력을 담당하는 RS-232-type1/RS-232-type2, ID 검출을 위한 ID Detector, 그리고 ID Detector의 올바른 동작을 위해 입력을 버퍼링하는 PISO&Buffer 회로로 구성된다. 디지털 수신기는 UWB를 이용한 시스템의 응용 목적에 따라서 최소의 하드웨어 자원을 이용하면서 구현하고자 하였다. 따라서 다중 ID에 대해서 내부적인 반복 검출 방법으로 원래의 패턴과 상관성을 검사한다. 또한 기본 ID를 내장하고 있어 송신 신호에 대해서 즉각적인 검출이 가능하고, 다른 시스템과의 호환성을 고려하여 ID 패턴의 내용 및 길이를 프로그래밍하여 사용할 수 있다. 구현된 하드웨어는 Xilin의 XC2S100PQ208-5 칩에 사상하였고 727($30\%$)개의 셀을 이용하면서 해당 칩에서75MHz(13.341ns)의 clock frequency로 동작할 수 있었다.

• 한국통신학회논문지
• /
• 제39C권3호
• /
• pp.275-281
• /
• 2014

최근 들어 연근해와 내수면에서 수중 자원의 효과적 개발과 보존을 위해 다양한 수중 응용 시스템 발굴 및 활용의 필요성이 증대되고 있다. 이에 본 논문에서는 근거리 수중 이동통신 시스템, 수중 센서네트워크 시스템 등의 핵심 기술 중의 하나인 초소형 수중 음향통신 모뎀의 디지털 모듈을 연구한다. 고속 연산처리가 가능한 디지털 신호처리 프로세서를 탑재한 수중 모뎀의 디지털 모듈을 설계하고 제작하며, 개발된 하드웨어에 프레임 형성 기능과 채널부호 알고리듬들을 구현하고 실험함으로써 회로의 기능과 성능을 검증한다. 실험 결과에 따르면, 개발된 DSP 기반 디지털 모듈에서 전송속도 1 kbps의 길쌈부호 처리를 위해 필요로 하는 연산량이 DSP의 가용 연산 능력의 1% 이내에 불과하므로 개발된 하드웨어 플랫폼에 다양한 고효율 기저대역 알고리듬을 탑재함으로써 수중 모뎀의 성능 개선을 모색할 수 있다.

• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2010년도 제35회 추계학술대회논문집
• /
• pp.167-169
• /
• 2010

추진시스템 전자 제어장치는 추진시스템 내부의 각종 센서신호를 입력 받아 신호처리를 통해 제어알고리즘을 수행하는 장치이다. 기존의 아날로그 센서를 이용한 시스템에서는 센서와 전자제어장치의 전송에 의한 영향으로 신호감쇄가 일어나고 노이즈에 민감한 단점이 있었다. 디지털센서는 센서와 AMP, AD Converter가 하나의 모듈 안에 포함되어 있어 전송선에 의한 영향을 감소시킬 수 있으며, 전자제어장치에서 별도의 S/W 필터를 적용할 필요가 없어 제어 알고리즘의 수행시간을 단축시킬 수 있다. 본 논문에서는 디지털센서를 사용한 전자제어장치의 회로설계 및 제어알고리즘 적용에 따른 신호처리 방안에 대한 내용을 기술하였다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.87-95
• /
• 2013

본 논문에서는 2.5 Gb/s의 입력 데이터율을 가지는 버스트 모드(Burst-mode) 클럭 데이터 복원기(CDR: Clock and Data Recovery)를 제안한다. 제안된 버스트 모드 CDR에서는 입력 데이터율과 클럭 복원기의 개폐 전압제어발진기(GVCO: Gated Voltage Controlled Oscillator) 출력 주파수간의 불일치를 제거하기 위하여 디지털 주파수 보정 기법이 적용되었고, 또한 입력 데이터로 인하여 발생하는 지터(Jitter)를 감소시키기 위하여 지터 제거 기법이 적용되었다. 제안된 버스트 모드 CDR은 0.11 ${\mu}m$ CMOS 공정을 사용하여 설계되었고 루프필터를 제외한 회로 설계 면적은 0.125 $mm^2$이며 전력 소모량은 94.5 mW이다. 포스트 레이아웃 시뮬레이션 결과, 제안된 회로를 통하여 복원된 데이터는 0.1 UI의 입력 지터 인가 시 14 ps의 peak-to-peak 지터를 가지며 최대 허용 CID(Consecutive Identical Digit)는 입력 데이터 지터가 없을 경우 2976 bits를 가진다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 학술대회 논문집 정보 및 제어부문
• /
• pp.123-124
• /
• 2008

본 논문에서 설계한 온도센서는 $0.l8{\mu}m$ CMOS 공정으로 $-55^{\circ}C{\sim}125^{\circ}C$의 온도 범위에서 ${\pm}0.1^{\circ}C$의 정확도를 갖는다. 이 센서는 parasitic PNP 트랜지스터로 온도 변화에 따른 전압을 추출하고 시그마-델타 변조기를 이용하여 디지털 온도 값을 얻기 위한 비트스트림을 생성한다. 또한, 이상적이지 않은 요소로 인해 발생할 수 있는 에러를 $0.01^{\circ}C$ 레벨로 감소시키기 위해 DEM(Dynamic Element Matching)과 2차 시그마-델타 변조기를 이용하였고, Bandgap Reference 회로로 온도 변화에 상관없이 일정한 bias 전압을 생성한다. 설계된 온도센서의 면적은 PAD를 포함하여 $0.98mm{\times}0.92mm$이고, 1.8V 단일 전원에서 동작한다.

• 한국통신학회논문지
• /
• 제27권2B호
• /
• pp.160-169
• /
• 2002

레이다 운용자는 레이다 스코우프를 통해 표적을 인지하고 추적함으로 레이다운용을 방해하는 재밍신호를 극복할 수 있는 훈련과 레이다의 전자보호 신호에 대한 시험평가가 필요하며, 이를 위해 레이다에 거리기만, 속도기만, 방위기만 및 다중허위표적의 기만재밍 신호와 점 잡음, 광대역 잡음, 점 소인 잡음 및 엄폐펄스 형태의 잡음재밍 신호를 발생할 수 있는 레이다 재밍신호 발생 알고리즘과 시뮬레이터를 설계하였다. 본 논문에서 제안한 알고리즘과 디지털회로 설계기술을 적용하여 6조의 구성요소들로 이루어진 시뮬레이터를 제작하였으며 실험을 통해 제작된 시뮬레이터의 유용성을 확인하였다.