• 방송공학회논문지
• /
• 제11권4호
• /
• pp.483-494
• /
• 2006

본 논문에서는 기존 디지털방송 시스템과의 호환성을 유지하면서 3차원 방송 서비스를 하기 위한 MPEG-2 시스템의 PSI(Program Specific Information) 구조를 제안하고, 이를 기반으로 3차원 방송 시스템을 설계 및 구현한다. 제안한 PSI 구조는 2차원 또는 3차원 콘텐츠를 구별하기 위한 디스크립터를 포함하고 있어 서비스 사업자에게 2차원 또는 3차원 콘텐츠를 임의로 구성할 수 있는 기능을 제공하며 기존 디지털 방송 수신기에서는 이를 무시하도록 설계하였다. 또한, 제안하는 시스템을 통해 전송되는 3차원 방송은 시청자의 인터랙션을 통하여 2차원 또는 3차원 모드로 선택하여 시청할 수 있는 기능이 가능하여 시청자의 시청 선호도 폭을 향상시킬 수 있다.

• 한국멀티미디어학회논문지
• /
• 제14권5호
• /
• pp.614-621
• /
• 2011

본 논문은 Mobile-DTV 응용을 위한 광대역 DCO(Digitally Controlled Oscillator)의 설계에 대해 다룬다. DCO는 발전 주파수를 생성하는 회로로 ADPLL(All-digital Phase-locked Loop)의 핵심 블록이다. 본 논문에서는 광대역 DCO 설계를 위해 기존의 Fixed delay chain을 변형한 binary delay chain(BDC) 구조를 제안하였다. 제안된 구조는 $2^i$ 형태로 $0{\leq}i{\leq}n-1$ 범위의 서로 다른 지연시간을 갖는 여러개의 지연셀의 조합을 통해 발진 주파수를 생성한다. BDC 형태는 응용에 맞는 지연셀의 조합과 해상도를 선택할 수 있기 때문에 지연셀의 최적화가 가능하다. 제안된 DCO는 1.8V chartered $0.18{\mu}m$ CMOS 공정을 이용하여 Cadence사의 Spectre RF 툴에서 검증되었다. 실험결과 77MHz~2.07GHz의 주파수 대역파 3ps의 해상도를 나타내었다. 위상잡음은 Mobile-DTV 표준의 최대 주파수인 1675MHz에서 -101dBc/Hz@1MHz를 나타내었고 전력소모는 5.87mW를 나타내었다. 이는 ATSC-M/H, DVB-H, ISDB-T, T-DMB 등 Mobile-DTV의 표준을 만족한다.

• 한국정보전자통신기술학회논문지
• /
• 제13권5호
• /
• pp.403-411
• /
• 2020

기존에 진성난수 생성기를 위한 베타선 센서 회로의 아날로그 회로와 비교기 회로에 사용되는 파워와 그라운드 라인은 서로 공유하므로 비교기 회로의 디지털 스위칭에 의해 발생되는 파워와 그라운드 라인에서의 전압강하가 CSA를 포함한 아날로그 회로의 출력 신호 전압이 감소하는 원인이었다. 그래서 본 논문에서는 디지털 스위칭 노이즈의 source인 비교기 회로에 사용되는 파워와 그라운드 라인을 아날로그 회로의 파워와 그라운드 라인과 분리하므로 CSA(Charge Sensitive Amplifier) 회로를 포함한 아날로그 회로의 출력신호전압이 감소되는 것을 줄였다. 그리고 VREF(=1.195V) 전압을 VREF_VCOM과 VREF_VTHR 전압으로 변환해주는 전압-전압 변환기 회로는 PMOS current mirror를 통해 IREF를 구동할 때 PMOS current mirror의 드레인 전압이 다른 경우 5.5V의 고전압 VDD에서 channel length modulation effect에 의해 각각의 current mirror를 통해 흐르는 구동 전류가 달라져서 VREF_VCOM과 VREF_VTHR 전압이 감소하는 문제가 있다. 그래서 본 논문에서는 전압-전압 변환기 회로의 PMOS current mirror에 PMOS 다이오드를 추가하므로 5.5V의 고전압에서 VREF_VCOM과 VREF_VTHR의 전압이 down되지 않도록 하였다.

• 전기전자학회논문지
• /
• 제2권1호
• /
• pp.34-41
• /
• 1998

자기 띠 저장 시스템에서 데이터를 저장하고 복원할 수 있는 칩을 구현하였다. 구현된 칩은 아날로그 회로와 디지털 회로가 한 칩안에 같이 내장되어 있으며 F/2F 인코딩과 디코딩을 동시에 지원한다. 아날로그 부분은 초단 앰프, 첨두치 검출기, 비교기, 기준전압 생성회로 등으로 구현 되었으며 디지탈 회로 부분은 기준 윈도우 신호 발생부, F/2F 신호 길이를 측정하는 up/down 계수부, 비트 에러 검출부 및 기타 제어(control) 회로 등을 포함한다. 검출되는 신호특성을 파악하여 아날로그 회로부 설계를 최적화 함으로써 기존의 시스템에서 흔히 쓰이는 AGC(automatic gain control) 회로를 제거하였다. 또 일정한 비트의 길이를 초과한 파손 비트 또는 다분할로 파손된 비트 등을 감지한 경우 신속하게 기준 비트를 재 설정함으로서 데이터의 오인식을 없애주는 회로를 제안하였다. 제안된 회로는 $0.8{\mu}m$ CMOS N-well 일반 공정을 이용하여 구현 되었으며 3.3 V에서 부터 7.5 V의 공급 전압 범위에서 동작하도록 설계 되었다. 5 V의 전원 공급시 약 8 mW의 소모 전력을 보여 주고 있으며 칩 면적은 패드를 포함하여 $3.04mm^2(1.6mm{\times}1.9mm)$이다.

• 대한전자공학회논문지SP
• /
• 제42권4호
• /
• pp.143-152
• /
• 2005

본 연구는 협대역 응용 시스템을 위한 전처리기-등화기 구조의 여파기에서, 최소의 복잡도를 갖는 곱셈기 없는 디지털 IIR 여파기의 설계 방식을 제안한다. 제안하는 여파기는 순환 다항식 (cyclotomic polynomial (CP)) 여파기와 1차 내삽 다항식(interpolated second order polynomial (EOP))을 근간으로 하는 al1-pole 등화기로 구성 되며, 이 두 여파기가 동시에 혼합 정수 선형계획법(miked integer linear programming (MILP))으로 최적 설계된다. 설계된 여파기는 최소의 복잡도를 갖는 특성을 가지고 있다. 뿐만 아니라, 이 MILP 방식은 계산 복잡도와 위상 응답의 비선형 특성을 모두 최소화하도록 설계한다. 설계 예제를 통하여 제안된 설계 방식으로 설계된 여파기는 구현 요구사항을 만족하면서 기존의 설계 방식에 비하여 복잡도면에서 월등히 우수한 특성을 보임을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제38권4호
• /
• pp.277-284
• /
• 2001

디지털 통신시스템의 오류정정을 위한 길쌈부호의 대표적인 복호방식인 비터비 복호기는 사용되는 시스템의 사양에 따라서 그리고 복호기의 복호 아키텍처에 따라서 다양한 방식으로 설계할 수 있다. 본 논문에서는 이러한 다양한 설계방법들 중에서 가장 효율적인 복호기의 설계구조를 결정해서 자동으로 원하는 사양에 맞는 비터비 복호기의 VHDL 모델을 생성해내는 자동생성기를 제시한다. 자동생성된 VHDL 모델을 이용하면 설계 초기단계에서 필요한 시간을 단축시킬 수 있다. 자동생성기는 설계영역 내에서 복호기의 설계크기와 복호속도를 비교해서 여러 가지 설계 아키텍처들 중에서 가장 최적인 것으로 판단되는 설계사양을 결정할 수 있다.

• 경영정보학연구
• /
• 제5권1호
• /
• pp.61-80
• /
• 2003

본 연구는 컴퓨터를 이용한 정보처리, 인터넷 활용, 그리고 웹 페이지 설계 업무의 수행 능력을 검정할 수 있는 정보통신 분야의 기초 기술 활용능력과 관련된 자격구조와 내용을 설계 개발하기 위해서 수행되었다. 연구의 목적을 달성하기 위하여 디지털정보활용능력과 관련 있는 국가자격, 민간자격, 그리고 기타자격에 대한 운영 실태 및 현황을 파악한 다음, 현 자격제도에 대한 문제점 및 개선방향을 도출하고 이를 토대로 새로운 자격제도를 개발하였다. 연구 방법으로는 정보통신 자격 관련 문헌 및 자료를 수집 분석하였으며, 2회에 걸쳐 정보통신교육원 관련 인사, 자격제도 전문가, 그리고 학계와 산업계의 전문가 등으로 구성된 위원회를 개최하여 의견을 수렴하였다. 또한 위원회를 중심으로 산업현장 실태 분석을 실시하여 디지털정보활용능력 관련자격의 직무분야를 설정하고 자격의 구조, 출제 기준, 그리고 검정방법 등을 도출하였다.

• 방송공학회논문지
• /
• 제21권6호
• /
• pp.986-994
• /
• 2016

본 논문에서는 영상의 화질을 유지하면서 전송거리를 늘이기 위하여 디지털 변조를 적용한 CCTV 전송 시스템인 ER-SDI 시스템을 제안하였다. 기존 CCTV 표준인 HD-SDI 시스템은 최대 전송 거리가 약 200m 이다. 최근 최대 전송 거리를 확장하기 위하여 디지털 신호를 다시 아날로그로 변환하여 색신호를 변조하는 방법과 영상을 압축하여 IP 네트워크를 사용하는 방법이 제안되었다. 그러나 아날로그로 변환하는 방법은 화질의 열화가 발생하고 IP 네트워크를 사용하는 방법은 신호 지연이 발생한다는 단점이 있다. 이에 본 논문에서는 디지털 변조를 HD-SDI 시스템에 적용하여 최대 전송 거리를 약 518m까지 늘릴 수 있는 시스템을 설계하였다. 제안한 시스템의 최대 달성 거리는 기존의 HD-SDI 시스템의 제원을 사용하여 동축 케이블 환경에서의 실험을 통하여 계산되었다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.234-240
• /
• 2013

본 논문에서는 단일-극 커패시터 방식의 터치센서를 위한 incremental 델타-시그마 아날로그-디지털 변환기를 설계하였다. 델타-시그마 모듈레이터의 구조는 단일비트 2차 cascade of integrators with distributed feedback(CIFB)를 사용하였으며 $0.18-{\mu}m$ CMOS 공정을 이용하여 제작하였다. Incremental 델타-시그마 아날로그-디지털 변환기의 입력으로 이어지는 센서가 넓은 입력 범위를 얻고 높은 정확성을 가지도록 변환기 앞에 shielding 신호와 디지털적으로 조절 가능한 오프-셋 커패시터를 위치시켰다. 본회로의 공급전압은 2.6 V에서 3.7 V이며 ${\pm}10-pF$의 입력범위를 가지고 fF 이하의 해상도를 필요로 하는 단일-극 커패시터 방식의 터치센서에 적합하다.

• 대한전자공학회논문지SD
• /
• 제44권10호
• /
• pp.1-6
• /
• 2007

UHF RFID 태그에 내장하여, 유비쿼터스 센서 네트워크의 구성 기초 소자로 활용 가능한 온도센서 회로를 제안하였다. UHF RFID 내장을 위해 1.5 V 이하의 저전압, 5 uW의 동작 소비 전력소비, $0.1\;^{\circ}C/bit$의 해상도를 설계 목표로 하였다. 온도센서의 구성은 PTAT 전류 발생기, 기준 전류와 전압 발생 회로, 시그마 델타 변환기, 디지털 카운터로 구성되어 있다. 제안된 온도센서는 $0.1\;^{\circ}C/bit$의 해상도를 목표로 설계하였지만, 시뮬레이션에서는 11-bit 출력에서 최대 $0.23\;^{\circ}C/bit$의 해상도를 얻을 수 있었다. 0.25 um CMOS 공정을 설계 및 제작하였고, 전원 전압은 1.5 V, 칩의 면적은 $0.32\;{\times}\;0.22\;mm$이고 동작주파수는 2 MHz이다. 제작된 온도센서의 해상도를 측정한 결과 8-bit 출력에서 평균 $4\;^{\circ}C/bit$로 측정되었다.