• Journal of Astronomy and Space Sciences
• /
• 제19권4호
• /
• pp.293-304
• /
• 2002

본 논문에서는 2002년 하반기에 발사 예정인 과학로켓 3호에 탑재되어 있는 자력계의 비행모델(flight model) 제작 모델의 디지털 회로 설계와 부품선정 및 Fluxgate 자력계 AIM(Attitude Information Magnetometer)과 지구 자기장 섭동 측정용 Search-Coil 자력계 SIM(Scientific Investigation Magnetometer)의 검교정시험 수행 결과에 대해 기술하였다. 초기 설계된 자력계 디지털 회로는 자료의 샘플링 속도가 낮고, 잡음이 많이 발생되어 이를 향상시켰으며, 자료의 신뢰성을 확보하기 위해 부품 재선정 및 회로를 다시 설계하였다. 재구성이후 자력계의 디지털 검교정시험을 실시하였고, 그 결과, 최초 아날로그 검교정시험때 설정한 AIM 센서의 InT의 분해능보다 실제 측정된 분해능 값이 떨어졌음을 확인할 수 있었다. 이를 보정하기 위해 수치계산법을 이용하여 보정치와 오차값을 계산하였으며, 이 보정치들을 과학로켓 3호 발사 이후 얻어지는 자력계 자료에 적용할 예정이다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.799-804
• /
• 2012

시간 정보를 디지털 정보로 변환하기 위한 아날로그 지연소자를 사용하는 시간-디지털 변환회로를 설계하였다. 설계된 회로는 동작 온도가 변화하더라도 안정된 출력을 얻을 수 있도록 설계하였으며, HSPICE 시뮬레이션을 통하여 동적을 확인하였다. 설계된 지연소자는 온도가 $-20^{\circ}C$에서 $70^{\circ}C$까지 변화할 때 상온에 비해 -0.18%-0.126%의 지연시간 변화율을 보였다. 그리고 이를 이용하는 시간-디지털 변환회로에서 온도가 $-20^{\circ}C$에서 $70^{\circ}C$까지 변화하고 디지털 출력 값이 15가 되었을 때의 시간을 비교하면, 상온에 비하여 -0.18%에서 0.12%의 시간차를 보였다. 그러나 온도 변화에 안정화되지 않은 시간-디지털 변환회로의 경우 상온에 비하여 -1.09%에서 1.28%의 시간차를 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.671-672
• /
• 2011

지연소자를 이용하여 시간정보를 디지털 정보로 변환하는 회로를 설계하였다. 지연소자로는 아날로그 회로 혹은 디지털 회로로 구성할 수 있으나, 아날로그 지연소자의 경우 디지털 지연소자에 비해 공정 변화에 따른 신뢰성 면에서 우수한 특성을 가지므로 본 논문에서는 전류원 회로와 인버터를 이용하여 아날로그 형태로 지연소자를 구성하였다. 설계되어진 회로는 동작온도가 $-20^{\circ}C$에서 $70^{\circ}C$까지 변화하더라도 출력 특성의 변화가 없도록 설계되어졌으며, HSPICE 시물레이션을 이용하여 동작을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.91-97
• /
• 2004

음성신호 대역을 처리할 수 있는 정밀도를 가지는 디지털 과표본화 잡음변형기를 설계하였다. 디지털 잡음변형기가 IP의 형태로서 최적화 된 설계가 되기 위해, 2.0 V의 저 전압에서 동작할 수 있고 하드웨어 소모면적을 최소화 할 수 있는 방안에 초점을 맞추어 디지털 데이터처리 동작을 위한 곱셈기능, ROM 구조 등의 회로설계를 최적화 할 수 있는 방안을 제시하였다. 설계 및 검증의 방법론에 있어서는 동작수준의 시뮬레이션을 통하여 전체 구조 및 내부 비트 수를 결정하였고, 트랜지스터 수준의 시뮬레이션을 통해 전체 타이밍과 최종 성능을 예측하였다. 또한 0.35-㎛ 표준 CMOS 공정으로써 테스트 칩을 제작한 후 측정하여 시뮬레이션 결과와 부합함을 확인함으로써 제안하는 회로와 설계 방법론이 효과적임을 검증하였다.

• 제어로봇시스템학회지
• /
• 제17권4호
• /
• pp.35-41
• /
• 2011

비동기적으로 동작하는 디지털 회로는 동기 순차 회로에 비해서 고속, 저전력 소비 등 여러 가지 장점을 지니기 때문에 현대 디지털 시스템에서 여전히 중요한 요소로 사용되고 있다. 본 기고에서는 비동기 순차 회로에서 발생하는 고장을 진단하고 극복하는 최신 기술을 소개한다. 본 기고에서 주로 다루는 기술은 '교정 제어'로서 피드백 제어의 원리를 이용하여 비동기 순차 회로의 안정 상태를 바꾸는 기법이다. 크리티컬 레이스(critical race), 무한 순환 등 비동기 회로 설계상의 오류를 포함하여 SEU(Single Event Upset), 총이론화선량(TID)에 의한 고장 등 외부 환경에 의해서 발생하는 비동기 회로의 고장을 교정 제어를 이용하여 진단하고 극복하는 기술에 대해서 알아본다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 춘계학술발표논문집 (하)
• /
• pp.1121-1124
• /
• 2001

웹기반 학습은 학습자의 자율적인 통제하에서 학습이 이루어지는 특성을 갖고 있다. 학습 컨텐츠와 학습자간의 충분한 대화 즉, 상호작용이 제공되지 않는다면 학습자는 일방적인 학습을 수행하게 되므로 학습에 대한 정확한 이해를 판단할 수가 없다. 이런 문제점을 해결하기 위해서 웹기반 학습의 여러 유형의 컨텐츠중에서 가장 상호작용 요소가 강한 시뮬레이션 형태의 컨텐츠를 이용해서 디지털 회로를 직접 학습자가 설계할 수 있도록 웹기반 시뮬레이션 도구를 설계 및 구현하고자 한다. 이로 인해서 학습자와 학습 컨텐츠간의 쌍방향 대화를 할 수 있는 환경을 제공함으로써 복잡한 디지털 회로에 대한 학습자의 학습 결과에 대한 피드백을 줌으로써 학습자의 학습 성취도를 높일 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 춘계학술대회
• /
• pp.156-157
• /
• 2014

본 논문에서는 저전력 12비트 1MSps 연속 근사형 레지스터 아날로그-디지털 변환기를 제안한다. 제안하는 회로는 1.8V의 공급 전압에서 동작하며, Magnachip/SK Hynix $0.18{\mu}m$ CMOS 1Poly-6Metal 공정을 이용하여 설계하였다. 입력신호의 주파수가 100kHz일 때, 설계된 회로는 3.24mW의 낮은 소비전력 특성, $0.56mm^2$의 작은 칩 면적 특성, 70.03dB의 SNDR(Signal-to-Noise Distortion Ratio) 및 11.34비트의 ENOB(Effective Number of Bits) 특성을 보였다.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.57-65
• /
• 2014

본 논문에서는 전류 모드 논리 회로들로 구현되는 고속 디지털 회로의 설계를 가능하게 하는 수식 기반의 자동화 설계 틀을 제시하고자 한다. 제안된 매크로 모델은 제약 기반의 최적화를 가능하게 하는 geometric programming에 호환 가능하며 이를 통해 시스템 레벨에서의 전력 소모 최적화를 가능하게 한다. 제안된 수식 기반의 자동화 설계 틀은 전류 모드 논리 회로고속 디지털 회로의 대표적인 종류 중 하나인 시리얼 링크 전송회로에 적용 되었다. 이를 통해, 사용자 정의 설계 사양에 따라 최적화를 수행하게 된다. 제안된 수식 기반의 자동화 설계 틀은 CMOS 45nm 와 90nm 각각 적용 되어 시리얼 링크 설계의 전력 소모 최적화를 수행하였으며, 이를 통해 각각의 공정 노드에 존재하는 최적의 전력 효율을 가지는 시리얼 링크의 데이터 스피드를 얻어 낼 수 있다.

• 전기전자학회논문지
• /
• 제16권1호
• /
• pp.20-27
• /
• 2012

본 논문에서는 통신, 탐지 및 제어를 위한 원신호의 크기가 시간적으로 변화하고 또한 간섭 잡음의 역할을 하는 교란 신호의 크기도 시간적으로 변화하는 현대전의 상황에서 교란 간섭 신호와 원 신호를 구분하여 원 신호를 디지털신호로 복원하는 확률을 높이기 위하여 본 논문에서는 피드백의 경로에 있는 MOSFET의 실효적인 면적을 디지털 제어 신호로 변경하여 피드백 전류 신호양의 조절하고 히스테리시스의 크기를 조절할 수 있는 IC 회로를 제안하여 설계, 제작 후 측정 및 분석하였다. 병렬 디지털 제어신호에 의한 히스테리시스가 설계 시 예측한 만큼 제어됨을 0.35m-CMOS 공정의 IC 회로를 제작하고 측정하여 증명하였으며 이를 직렬 디지털 제어신호를 제어하기 위한 회로를 설계하여 모의 실험하였다. 또한 교란신호의 크기에 따란 적합한 피드백을 제공하기 위한 제어신호를 모의실험으로 제시하였다.

• 대한전자공학회논문지TE
• /
• 제37권5호
• /
• pp.48-55
• /
• 2000

최근 집적회로 설계 환경의 급속한 발전함에 따라 IC(Integration Circuit) 설계 규모는 1개의 It에 다양한 기능을 포함한 SoC(System on Chip)의 설계가 가능할 정도로 설계 규모가 커졌다. 또한 소비 시장은 급격한 변화에 따라 새로운 제품이 빠른 시간에 양산되기를 원한다. 본 논문에서는 기능 검증과 회로 수정이 용이한 설계 방법을 적용하여 디지털 방송 시스템에서 오디오 수신기로 사용할 수 있는 MPEG(Moving Picture Expert Group) 계층 2 복호기를 설계하였다. 또한 본 논문에서는 설계하고자 하는 디지털 방송용 오디오 복호기는 알고리즘을 최적화하여 실시간 처리가 가능하며, 하드웨어 크기를 줄이는데 중점을 두었다. MPEG 계층 2 복호화 알고리즘은 하드웨어 크기에 많은 영향을 주는 가산을 포함한 승산기를 포함하고 있는데, 하드웨어 최적화를 위하여 승산에 사용되는 계수를 SD(Sign Digit)으로 표현하고, 이를 이용한 MAC(Multiplier with Accumulator) 연산기는 승산기가 포함되지 않은 구조로 구현할 수 있었다. 설계된 디지털 방송용 오디오 복호기는 13,957Gate의 하드웨어 크기로 구현할 수 있었으며, 기존의 승산기를 사용하였을 경우보다 22%(40000Gate)을 줄일 수 있었다.