• Electronics and Telecommunications Trends
• /
• v.25 no.5
• /
• pp.137-146
• /
• 2010

화이트박스 암호 기술이 소프트웨어 콘텐츠 저작권 보호(불법유출방지)를 위한 핵심 툴킷으로 등장하고 있다. 암호 알고리듬이 동작하는 단말과 단말의 사용자는 믿을 수 있다는 기존의 생각에서 최근에는 암호 알고리듬이 동작하는 단말은 오픈 플랫폼이 되어감에 따라 사용자가 모르는 사이 단말웨어가 설치되어 동작할 수도 있고, 사용자가 악의적인 목적으로 암호 알고리듬을 분석하고자 할 수도 있다는 인식이 퍼져가고 있다. 따라서 암호 알고리듬이 안전하게 동작하고, 암호 키의 불법유출을 막기 위한 하나의 방안으로 화이트박스 암호 기술이 등장하였다. 이 기술은 기존의 보안 하드웨어를 이용한 기술과는 달리 소프트웨어만으로 암호 알고리듬의 중간 연산값 및 암호화 키를 보호할 수 있다는 장점 외에도 다양한 장점을 보유하고 있으며, 암호 알고리듬의 화이트박스 구현 방법에 관한 연구가 활발히 진행되고 있다. 본 고에서는 화이트박스 암호 기술의 탄생 배경 및 화이트박스 암호 기술의 개념, 그리고 이를 이용한 응용 기술에 관해 기술하고자 한다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.8 no.4
• /
• pp.3-20
• /
• 1998

해쉬 함수는 임의의 길이를 갖는 메세지를 규정된 길이의 값으로 압축하는 알고리듬으로 메시지 정보의 무결정 , 사용자 인증, 바이러스 침투 예방에 응용될 수 있는 핵심 보안 알고리듬이다. 또한 안전한 해쉬 함수는 일방향성, 충돌회피성, 고속 동작성 등의 특성을 지녀야 한다. 본 노눈에서는 응용에 따라 128, 160, 192, 224, 256 비트 길이로 출력을 생성하고 암호학적으로 강력한 안전성을 지닌 해쉬 알고리듬(HAVES: Hash Algorithm with Variable IEngth Speed)을 제안한다. 이 해쉬 알고리듬은 메시지 블록을 1024비트 단뒤로 처리하고 연산의 효과적인 배열을 통해 비교적 빠른 속도로 동작한다. 제안하는 해쉬 알고리듬은 0-1 균형성(Balancedness), 높은 비선형성(Nonlinearity), 구조적인 선형 비등가성 (Linearly Inequivalent), 상호 출력 무상관성(Mutually Output Uncorrelated), SAC(Strict Avalanche Criterion)를 모두 만족함으로서 효율성과 안전성을 도모한다. 더불어 안전성이 요구되는 실용적인 응용에 맞게 출력 길이를 가변적으로 선택할 수 있도록 했다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.9C
• /
• pp.1235-1243
• /
• 2004

In this paper, a new blind equalizer algorithm is proposed which operates on dual mode and combines the benefits of both the Sign-Godard algorithm and the radius-directed algorithm The proposed algorithm has both the properties of good initial convergence of the Sign-Godard algorithm and low residual errors after convergence of the radius-directed algorith High order statistics are used for blind phase recovery and gor avoiding local minima. Simulation results show that the new algorithm has not only faster convergence rated but also lower residual errors than those of the conventional algorithms.

• Proceedings of the KIEE Conference
• /
• 1999.11c
• /
• pp.803-806
• /
• 1999

고성능 시스템이 개발됨에 따라 실시간 테스트의 중요성이 증가하고 있다. 메모리의 경우 저장된 값을 보존하면서 테스트할 수 있는 Transparent 테스트 알고리듬들이 개발되고 있다. 본 논문에서는 테스트 시간과 오버 헤드를 줄일 수 있는 새로운 Transparent 테스트 알고리듬을 제안한다. 제안하는 알고리듬은 SRAM의 전이 쓰기 동작 중에 발생하는 동적 전원 전류를 이용하는 방법이다. 동적 전원전류와 고장 모델과의 상관 관계를 규명한 결과 기존의 알고리듬보다 많은 고장 모델들을 테스트 할 수 있음을 발견하였다. 또한 쓰기 동작 중의 전류를 감지하기 때문에 압축치를 생성할 필요가 없어 그에 따른 테스트 시간과 오버 헤드를 줄일 수 있다. 본 논문에서는 기존의 March 알고리듬들을 본 테스트 방법론에 적합하도록 변형하는 방법을 설명하고 기존의 transparent 알고리듬과의 테스트 시간 고장 검출률 그리고 BIST 구현시의 하드웨어 오버헤드 측면에서 비교를 한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.18 no.4
• /
• pp.561-571
• /
• 1993

In this paper, a new discrete Symbol Timing Recovery (STR) algorithm, is proposed. This algorithm is derived from the optimum estimation theory. The algorithm combines the advantages of Mueller and $M\"{u}ller$ algorithm and Gardner algorithm, and avoids some of their shortcomings. The implementation of the new timing detector is simple and the combined operations of Carrier Recovery (CR) -STR is possible because the operation of the new STR is independent of the carrier phase. On the other hand, the behavior of nonlinear characteristics in the new algorithm is analyzed and explained. The performance evaluation is accomplished in detail by numerical calculations and Monte-Carlo simulations. In these respects, this algorithm is similar to Gardner's algorithm, but in tracking performance due to pattern jitter at small rolloff, the proposed algorithm is superior to Gardner's algorithm.

• Proceedings of the Acoustical Society of Korea Conference
• /
• 1998.06c
• /
• pp.205-208
• /
• 1998

본 논문에서는 VLSI 기술에 바탕을 둔 top-down 접근 방식에 의하여 MPEG-2 오디오 부호화 알고리듬을 구현하였다. MPEG-2 오디오 부호화기의 알고리듬은 많은 연산량을 갖고 이질적인 특성을 갖고 이질적인 특성을 갖는 알고리듬들이 복합적으로 존재한다. 그러므로, 부호화기를 효과적으로 구현하기 위해서는 알고리듬 수준에서 구조적 수준에 이르기까지 많은 고찰이 이루어져야 한다. 본 논문에서는 우선 전체 부호화 알고리듬을 분석하여 이들을 다시 작업이라고 정의된 작은 부-알고리듬으로 나누었다. 다음으로, 분할된 작업들은 시간과 공간을 초대한 활용할 수 있도록 적절한 작업 순서를 부여하고, 좀 더 큰 모듈들로 모으는 클러스터링을 수행하였다. 마지막으로 이러한 분석 결과를 바탕으로, 실시간으로 동작하는 5.1 채널 MPEG-2 오디오 부호화기를 설계하였다. 설계된 시스템은 두 개의 하드웨어 블록과 한 개의 ASIP형 DSP 프로세서를 갖는 이질적인 다중 프로세서의 형태를 갖는다. 설계된 오디오 부호화기는 0.6$\mu\textrm{m}$ 표준 셀 기술을 이용하여 단일 칩으로 제작되었으며, PC에 탑재 가능한 시험 기판을 제작하여 동작을 검증하였다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.11b
• /
• pp.545-548
• /
• 2002

본 논문에서는 유리 B 스플라인 곡선을 이용한 블록 효과 감소 알고리듬을 VHDL을 이용하여 설계하고, 모의 실험을 통하여 동작을 확인한다. 블록 효과는 매우 낮은 비트율로 블록 기반 부호화 방식을 수행할 때 복원 영상에서 나타나는 블록 형태의 왜곡을 의미한다. 설계된 회로는 유리 B 스플라인 곡선을 적용한 블록 효과 감소 알고리듬으로서, 이 기법은 컴퓨터 그래픽스 분야에서 제어점을 근사하는 부드러운 곡선을 생성하기 위해 사용되는 스플라인 곡선을 적용하여 블록 현상을 효과적으로 감소시킨다. 설계된 회로는 주파수 100MHz에서 동작을 시켰으며, 모의 실험 결과 매우 우수한 블록 효과 감소 기능을 가진 것을 알 수 있다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.22 no.11
• /
• pp.2451-2458
• /
• 1997

Adaptive channel equalization complished without resorting to a training sequence is known as blind equalization. In this paper, in order to increase the speed of the convergence and to reduce the steady-state mean squared error simulatneously, we propose the multi-stage DD(decision-direct) algorithm derived from the combination of the Sato algorithm and the decision-directed algorithm. In the starting stage, the multi-stage DD algorithm is identical to the Sato algorithm which guarantees the convergence of the equalizer. As the blind equalizer converges, the number of the level of the quantizers is increased gradally, so that the proposed algorithm operates identical to the decision-directed algorithm which leads to the low error power after the convergence. Therefore, the multi-stage DD algorithm obtains fast convergence rate and low steady state mean squared error.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1999.11a
• /
• pp.525-529
• /
• 1999

본 논문에서는 고속 FPGA 설계를 위한 논리 수준의 조합회로 합성 알고리듬을 제안한다. 제안 된 알고리듬은 회로의 지연시간을 줄이기 위해 critical path를 분할한 후 분할된 회로를 동시에 수행하는 구조의 회로를 생성한다. MCNC 표준 테스트 회로에 대한 실험에서 제안된 지연시간 최적화 알고리듬이 기존 알고리듬에 비해 지연시간이 평균 33.3 % 감소된 회로를 생성함을 보였다.

• The KIPS Transactions:PartC
• /
• v.8C no.3
• /
• pp.277-286
• /
• 2001

본 논문에서는 미국 국립표준기술연구소 차세대 표준 암호 알고리듬으로 선정한 Rijndael 암호 알고리듬과 안정성과 성능에서 인정을 받은 Twofish 암호 알고리듬을 ALTERA FPGA를 사용하여 하드웨어로 구현한다. 두가지 알고리듬에 대해 키스케쥴링과 인터페이스를 하드웨어에 포함시켜 구현한다. 알고리듬의 효율적인 동작을 위해 키스케쥴링을 포함하면서도 구현된 회로의 크기가 크게 증가하지 않으며, 데이터의 암호/복호화 처리 속도가 향상됨을 알 수 있다. 주어진 128-비트 대칭키에 대하여, 구현된 Rijndael 암호 알고리듬은 11개의 클럭 만에 키스케쥴링을 완료하며, 구현된 Twofish 암호 알고리듬은 21개의 클럭 만에 키스케쥴링을 완료한다. 128-비트 입력 데이터가 주어졌을 때, Rijndael의 경우, 10개의 클럭 만에 주어진 데이터의 암호/복호화를 수행하고, Twofish는 16개의 클럭 만에 암호/복호화를 수행한다. 또한, Rijndael은 336.8Mbps의 데이터 처리속도를 보이고, Twofish는 121.2Mbps의 성능을 보임을 알 수 있다.