• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.71-78
• /
• 2008

본 논문에서는 H.264AVC baseline 디코더를 ARM926EJ-S 코어를 탑재한 FPGA(XC4VLX60)기반의 타겟 보드와 임베디드용 Linux Kernel 2.4.26의 개발환경에서 SW/HW 분할을 통해 설계 및 구현하였다. 하드웨어 가속기로는 움직임 보상 모듈 디블록킹 필터 모듈, YUV2RGB 변환 모듈을 사용하였으며 AMBA 버스 프로토콜을 통하여 소프트웨어와 함께 동작한다. 참조 소프트웨어(JM 11.0)를 OS(Linux)상에서 하드웨어 가속 모듈을 추가하고 메모리 접근 등을 최소화함으로써 성능을 향상시키고자 노력하였다. 설계된 하드웨어 IP와 시스템은 여러 단계로 검증하였으며 시스템의 복호화 속도 개선을 도모하였다. QCIF (176$\times$144) 영상을 24MHz의 클록 주파수의 타겟 보드상에서 약 2 frames/sec의 결과를 얻었으며 타겟 보드의 주파수를 증가시키고 FPGA영역의 IP를 ASIC으로 구현하면 더 좋은 성능을 기대할 수 있다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.128-135
• /
• 2004

본 논문에서는 sliding-DFT에 순환 구현에 기반한 위상 측정 앨고리즘을 제안하였다. 제안한 앨고리즘은 주파수 변이, 누적 잡음, 계수 근사 영향 등의 오차영향에 강인한 특성을 가지도록 설계되었다. DFT 계수의 유한 비트 근사 구현에 의한 위상 오차는 크기 오차에 비해 매우 작게 나타난다. 위상 오차의 혁신적인 감소는 근사 계수가 복소평면 상에서 4사분면상에 대칭적으로 존재함을 이용하여 얻을 수 있다. 제안한 앨고리즘을 시분할 공유 구조에 기반한 4-채널 전력선 위상 측정 시스템을 설계하고 구현하였다. 구현한 시스템의 동작은 실시간으로 host processor 시스템과 다채널 함수 발생기를 통한 test 환경에서 실험적으로 확인하였다. 제안한 앨고리즘의 위상 측정에 있어 정확한 특성과 유한비트 근사 영향에 강인한 특성은 특히, 빠른 처리 속도와 구현의 감소함이 주요 설계 고려사항인 ASIC 이나 microprocessor에 기반의 임베디드 시스템 적용에 중대한 효과를 제공할 수 있을 것이다.

• 한국전자통신학회논문지
• /
• 제10권6호
• /
• pp.749-756
• /
• 2015

본 논문에서는 동기식 디지털 통신 프로토콜을 사용하여 노드 간 견고한 링크를 유지하고 초 저 전력 통신을 수행할 수 있는 고유의 시스톨릭(systolic) 구조 및 통신 알고리즘을 제안한다. 이 시스템은 CC2500 RF 트랜시버, CC2590 RF 프론트 엔드 및 C8051F330 저 전력 마이크로컨트롤러를 사용하여 설계 및 평가 되었고 구현된 링크 노드의 전력소모는 320bps의 데이터 전송 속도에서 $400{\mu}W$ 이하로 측정되었다. 구현된 시스템은 각각 센서 노드 8개를 연결할 수 있는 링크 노드 7개로 구성된 저 전력 무선 센서 네트워크를 구성하는 기본 장치의 기능을 가지고 있다. 실험을 통해 링크 노드는 4Ah의 배터리를 사용하는 경우 4초의 주기로 3년 이상의 배터리 무교체 동작을 구현할 수 있다.

• 정보처리학회논문지A
• /
• 제9A권2호
• /
• pp.259-266
• /
• 2002

본 논문에서는 포맷 변환기를 사용하여 여러 가지 화상처리 필터링을 구현하였다. 이러한 설계 기법은 집적회로를 이용한 대규모 화소처리 배열을 근거로 하여 실현하였다. 집적구조의 두가지 형태는 연산병렬프로세서와 병렬 프로세스 DRAM(또는 SRAM) 셀로 분류할 수 시다. 1비트 논리의 설계 피치는 집적 구조에서의 고밀도 PE를 배열하기 위한 메모리 셀 피치와 동일하다. 이러한 포맷 변환기 설계는 효율적인 제어 경로 수행 능력을 가지고 있으며 하드웨어를 복잡하게 할 필요 없이 고급 기술로 사용 될 수 있다. 배열 명령어의 순차는 프로세스가 시작되기 전에 주 컴퓨터에 의해 생성이 되며 명령은 유니트 제어기에 저장이 된다. 주 컴퓨터는 프로세싱이 시작된 후에 저장된 명령어위치에서 시작하여 화소-병렬 동작을 처리하게 된다. 실험 결과 1) 단순한 평활화는 더 높은 공간의 주파수를 억제하면서 잡음을 감소시킬 뿐 아니라 에지를 흐리게 할 수 있으며, 2) 평활화와 분할 과정은 날카로운 에지를 보존하면서 잡음을 감소시키고, 3) 메디안 필터링기법은 화상 잡음을 줄이기 위해 적용될 수 있고 날카로운 에지는 유지하면서 스파이크 성분을 제거하고 화소 값에서 단조로운 변화를 유지 할 수 있었다.

• 한국통신학회논문지
• /
• 제31권11C호
• /
• pp.1071-1076
• /
• 2006

본 논문에서는 수화 인식을 위한 얼굴 및 손 추적시스템을 제안한다. 제안된 시스템은 검출 및 추적 단계로 구분된다. 검출 단계에서는 신호의 주체인 얼굴과 손에 위치한 피부 특징을 이용하였다. CbCr 공간에서의 타원 모델을 구성하여 피부 색상을 검출하고 피부 영역을 분할한다. 그리고 크기와 얼굴 특징을 이용하여 얼굴과 손 영역을 정의한다. 추적 단계에서는 동작 추정을 위하여 첫 번째 손 영역으로 예측된 다음의 손위치를 연산함으로써 두 번째 손의 영역을 유도해낸다. 그러나 갑작스런 움직임의 속도 변화가 있을 경우 연속된 프레임에서 추적된 위치는 부정확하였다. 이러한 점을 해결하고자 손 영역에 대하여 반복적인 재연산을 수행하여 적응적으로 영역을 찾음으로써 오차를 보정하도록 하였다. 실험 결과 제안된 방법은 기존의 방법보다 4%의 처리 시간이 증가된 반면, 예측 오차는 96.87%까지 감소시킬 수 있었다.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.91-97
• /
• 2013

본 논문에서는 NTSC/PAL 아날로그 TV를 구동하기 위한 10-bit current steering D/A 변환기를 제안하였다. 제안하는 D/A 변환기는 50MS/s 의 동작속도를 가지며, 6+4 분할 구조로 설계되었다. 또한 새로운 개념의 자가보정 바이어스 기법을 적용하여 칩 내부의 종단저항을 사용하고도 공정오차를 최소화 하였다. 제안하는 D/A 변환기는 3.3V 0.11um 1-poly 6-metal CMOS 공정을 사용하여 제작되었다. 제작된 칩의 유효 면적은 $0.35mm^2$, 3.3V 전원전압 상에서 약 88mW의 전력소모를 나타내었다. 실험 결과는 변환 속도 50MS/s, 입력 주파수 1MHz에서 SFDR 63.1dB의 특성을 나타내었다.

• 대한전자공학회논문지SP
• /
• 제48권2호
• /
• pp.11-23
• /
• 2011

본 논문에서 우리는 실시간 성능이 요구되는 비디오 화상회의 시스템을 위해 사전정보 없이 정확하면서도 완전히 자동으로 비디오 객체를 추출하는 방법을 제안한다. 제안하는 방법은 두 단계로 이루어진다: 1) 초기 프레임에서의 정확한 객체 추출, 2) 객체 추출 결과를 이용한 그 이후 프레임에서의 실시간 객체 추출. 초기 프레임에서의 객체 추출은 초기 프레임들의 차영상으로부터 구한 에지들을 누적시킨 누적 에지맵 생성으로부터 시작된다. 즉, 객체의 초기 움직임의 누적으로부터 객체의 형상을 추측하고자 하는 것이다. 이 추측된 형상은 그래프 컷(Graph-Cut) 영상 분할을 위한 객체 씨드(seeds)와 배경 씨드를 할당하는데 이용된다. 그래프 컷 기반 객체 추출 이후 프레임부터는 객체 추출 결과와 연속된 프레임의 차영상의 에지맵을 이용하여 실시간 객체 추출이 수행된다. 실험결과를 통해 제안하는 방법이 이전 연구들과 달리 VGA 크기의 비디오에 대해서도 실시간으로 동작함을 보이고, 따라서 몰입적인 비디오 화상회의 시스템의 개발을 위한 유용한 도구임을 보이고자 한다.

• 한국컴퓨터정보학회논문지
• /
• 제10권2호
• /
• pp.49-57
• /
• 2005

본 논문은 상관관계(trade-off)에 의한 CLB구조의 CPLD 저전력 기술 매핑 알고리즘을 제안하였다. 제안한 저전력 기술 매핑 알고리즘은 주어진 불린 네트워크를 DAG로 구성하여 소모전력 계산을 위한 TD(Transition Density) 계산 단계와 매핑 가능 클러스터 생성, CLB 패킹의 단계로 구성하였다. TD 계산 단계는 DAG를 구성하고 있는 각 노드들에 대한 스위칭 동작을 계산하여 전체 소모 전력을 계산하는 단계이다. 매핑 가능 클러스터 생성 단계는 주어진 CPLD의 CLB에 대한 입출력의 수와 OR 텀수를 고려하여 매핑 가능 클러스터를 생성하는 단계이다. 매핑 가능 클러스터를 생성하기 위하여 공통 노드 클러스터 병합과 노드 분할, 노드 복제의 방법을 이용한다. 제안된 알고리즘을 SIS에서 제공되는 벤치마크에 적용하여 실험한 결과 OR 텀수를 5로 했을 경우 기존의 CPLD 기술 매핑 알고리즘인 TEMPLA에 비해 30.73$\%$의 소모전력이 감소되었으며, PLAmap에 비해 17.11$\%$감소되었다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제34권8호
• /
• pp.1165-1171
• /
• 2010

OFDM(Orthogonal Frequency Division Multiplexing) 통신 시스템은 단일 반송파를 사용해 정보를 전송하는 대신, 주파수의 직교성을 활용하여 정보 전송률이 낮은 다수의 부반송파로 나누어 전송하므로 주파수 사용 효율과 고속의 데이터 전송에서 우수한 특성을 가지는 기술이다. 그러나 OFDM 신호는 단일 반송파 전송방식에 비하여 PAPR(Peak-to-Average Power Ratio)이 증가하는 문제점이 있다. PAPR이 증가하면 RF 증폭기가 비선형적으로 동작하게 되어 효율이 감소하게 된다. 따라서 OFDM에서는 PAPR을 감쇄시키기 위하여 다양한 기법들이 사용되고 있다. 본 논문에서는 PTS(Partial Transfer Sequence) 기법의 단점인 많은 수의 IFFT(Inverse Fast Fourier Transform) 로 인한 연산의 복잡도가 급격하게 증가하는 부분을 개선하기위해 기존의 PTS 기법을 개선하여 두 개의 임계 레벨을 가지는 PTS 기법을 제안하였다. PAPR 값을 비교 분석한 결과, 기존의 PTS 기법과 근사한 BER(Bit Error Rate) 특성을 유지하면서 연산량을 크게 개선시킬 수 있음을 확인 하였다.

• 한국항해항만학회지
• /
• 제34권10호
• /
• pp.775-780
• /
• 2010

기계장치에 있어서 브레이크 시스템은 기계의 안전상 동작만큼이나 중요한 부분이다. 기계를 급히 정지시켜야하는 비상시에 기계가 멈추지 않으면 큰 사고로 발전할 수 있기 때문이다. 이것은 모든 기계장치에서 공통된 사항이며, 선박에서 또한 마찬가지이다. 선박에는 2종류의 계류장치가 존재한다. 그 중 하나는 항해하는 선박을 근해에 정박시키기 위해서는 해저에 닻을 내리는 윈드라스 윈치이며, 또 다른 하나는 배를 항구에 계류시키기 위한 무어링 윈치이다. 그 중 기존에 사용하는 무어링 윈치의 경우, 브레이크 밴드가 하나의 철판으로 만들어져 있으며, 브레이크 밴드와 라이닝을 연결하는 볼트의 파손이 발생하게 된다. 본 연구에서는 이 파손을 방지하기 위해 유한요소해석 프로그램을 사용하여 응력이 집중되는 부위를 선정하였고, 이 부위를 분리하여 응력 집중을 해소하였다, 또한 이 분리지점의 각도에 따른 해석을 수행하여 최적의 위치를 선정하였다.