• 전기전자학회논문지
• /
• 제1권1호
• /
• pp.11-18
• /
• 1997

회로 시뮬레이터를 이용하는 DC 셀 노드전압 분석방법을 적용하여, 고저항 SRAM 셀 구조에서 기생저항들과 트랜지스터 비대칭에 의해 야기되는 정적 읽기동작에서의 동작마진을 조사하였다. 이상적인 셀에 기생저항을 선택적으로 추가함으로써 각 기생저항들이 동작 마진에 끼치는 영향을 조사한 뒤, 기생저항이 좌우대칭 쌍으로 존재하는 경우에 대해 조사하고, 또한 셀 트랜지스터의 채널폭을 선택적으로 변화시켜 트랜지스터의 비대칭을 야기시킴으로써 트랜지스터 비대칭에 의한 동작 마진의 저하를 분석하였다. 분석 방법은 시뮬레이션된 셀 노드전압 특성에서 두 셀 노드전압이 하나의 값으로 수렴되는 전원전압의 값과 $V_{DD}=5V$에서 셀 노드전압의 차를 비교함으로써 상대적인 동작 마진을 비교하는 방법을 사용하였다. 회로 시뮬레이션에 의존한 본 분석으로부터 셀의 정적 읽기동작에 가장 심각한 영향을 끼치는 기생저항 성분과 트랜지스터의 비대칭 형태를 규명함으로써 새로운 셀 구조 설계시 참고할 수 있는 기준을 제시하였다.

• 조명전기설비학회논문지
• /
• 제15권1호
• /
• pp.13-21
• /
• 2001

3전극 교류형 면방전 플라즈마 디스플레이의 방전특성을 분석하여 최대 방전전압에서 나타나는 방전의 불안정성은 2차방전에 의한 벽전하의 부분소거가 원임임을 알았다. 이를 이용하여 어드레스 방전과 표시방전의 상호관계를 고려한 동작마진을 새로이 정의하였고 실험을 통하여 이의 타당성을 검증하였다. 고속 어드레싱을 하기 위해서는 어드레스 펄스폭을 줄여야 한다. 그러나 어드레스 펄스폭이 좁아지면 어드레스 펄스의 동작마진이 줄어든다. 반면에 표시방전 유지펄스의 동작마진은 어드레스 펄스폭이 $1[{\mu}s]$ 이상만 되면 어드레스 펄스폭에 무관하다는 것을 알앗다. 시렇ㅁ결과 펄스폭 $1[{\mu}s]$의 고속 어드레스 ADS 구동방식으로 HDTV급 셀구조를 가지는 플라즈마 디스플레이 패널에 8bit 256계조의 화상을 구현 하였고 $560[cd/m^2]$의 휘도를 얻었다.

• 조명전기설비학회논문지
• /
• 제19권4호
• /
• pp.39-46
• /
• 2005

본 연구는 3 전극 교류구동형 PDP의 ADS구동방식에 관한 것으로 휘도의 저감이 없는 안정적인 표시방전이 가능한 최소의 어드레스와 표시방전 유지펄스의 폭을 도출하는 것이다. 실험결과로부터 어드레스 펄스폭이 $1.5[{\mu}s]$이 상만 되면 효과적인 어드레스 방전이 가능하였고 35[V] 어드레스 동작마진을 얻을 수 있었다. 또한, 표시방전 유지펄스의 폭이 $2[{\mu}s]$이상 되면 25[V]의 동작마진을 가지고 안정적인 표시방전의 유지가 가능하였다. 이 조건들을 수평 주사선수 1080라인의 Full-HDTV급 PDP에 적용할 경우 8개의 서브필드와 총 1420개의 표시방전 유지펄스를 사용할 수 있다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2003년도 학술대회논문집
• /
• pp.55-59
• /
• 2003

본 연구에서는 새로 고안된 DC방전 AND gate를 구성하는 각 방전셀 상호간의 영향을 방전특성 측면에서 규명하였다. 4개의 각 셀은 서로 공간전하와 결합하여 깊은 연관이 있었으며 그 결과 PDP의 address 방전을 도와주기 위한 프라이밍 방전의 동작마진을 얻기가 매우 어렵다는 것을 정성적으로 알았다. 실험결과 각 전극의 최적화된 방전전압을 결정할 수 있었다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2003년도 학술대회논문집
• /
• pp.49-53
• /
• 2003

본, 연구는 새로운 기체방전 AND gate를 AC 3전극 면방전 PDP에 적용하기 위한 AC-DC floating 방전을 사용한 어드레스 구동특성을 해석한 것이다. 실험결과 floating 방전을 이용하여 어드레스 방전을 개시시킬 수 있었으며 표시방전까지 용이하게 동작시킬 수가 있었다. 또한 floating 방전과 타이밍을 동기시켜 보조전극에 프라이밍 방전을 일으켜 줌으로써 floating 방전 공간에 공간전하를 충분히 공급해 줌으로써 데이터 전압을 100V 정도까지 낮출 수 있었으며 어드레스 동작 마진도 100V 정도까지 얻을 수가 있었다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.954-961
• /
• 2019

본 논문에서는 트랜지스터의 문턱전압 보다 낮은 초저전압 환경에서도 안정적으로 동작할 수 있는 8T SRAM에 대해 기술하였다. 제안한 메모리 셀은 대칭적인 8개의 트랜지스터로 구성되며, 셀 내부의 데이터 저장 래치는 열 방향의 보조라인을 통해 제어된다. 읽기동작 시, 데이터 저장노드와 비트라인이 동적으로 분리되어 비트라인으로부터 교란을 받지 않는다. 또한, 노이즈에 민감한 '0'-노드 전압상승이 낮아 dummy-read 안정도가 높다. 아울러, 제안한 셀은 쓰기능력을 높이기 위해 boosting 전압을 사용한다. 상용화된 8T SRAM 셀과 비교했을 때, 제안한 셀의 dummy-read 마진과 쓰기마진이 0.4 V 전원 전압에서 각각 65%, 3.7배 향상된 안정성을 보이며, 공정변화에 따른 안정도의 내성이 더 우수하다. 활용 예시를 위해 산업체에서 제공하는 180 nm CMOS 공정으로 SRAM 회로를 설계하여 그 동작 및 성능을 검증하였다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2004년도 춘계학술대회 논문집
• /
• pp.24-28
• /
• 2004

본 연구는 기존에 제안한 방전 AND gate PDP의 결점을 개선한 연구로써 AND gate를 구성하는 DC 방전의 극성을 반대로 설계하여 인접 주사전극에 대한 cross talk를 개선하였다. 또한 기존의 AND gate가 공간전하에 의한 방전의 비선형성에 의존한 것과는 달리 본 연구에서 제안한 AND gate는 방전 경로에 따른 전압의 변화에 의존하는 것으로 AND gate의 동작이 한층 안정해 졌다. 실험 결과 4개의 수평 주사전극에 대해 선택적인 어드레스 방전이 가능하였으며 각각 34V와 70V의 AND 방전 및 Data 방전의 동작마진을 얻을 수가 있었다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2006년도 추계학술발표논문집
• /
• pp.118-121
• /
• 2006

현재 PDP는 차세대 대형 평판 표시장치로서 각광을 받고 있으며 빠른 속도로 개발이 진행되고 있다. AC PDP에서 가장 큰 문제인 화질과 휘도 및 방전효울의 향상 그리고 전력손실의 저감 등 높은 contrast의 실현, 제품 가격의 저하 등에 관한 문제이다. 본 연구에서는 벽전압 전달곡선을 이용한 동작�v성에 대해 고찰하고자 한다. 동작특성 주파수가 변화할 때 방전 개시전압이 감소하나 메모리 마진은 거의 동일함을 보였다. Duty 비를 0.5, 0.75, 0.9로 변화시키면 방전개시전압은 각각 216V, 213V, 206V로 감소하는 경향이 있지만, 방전유지전압은 153V로 거의 일정하였다.

• 한국통신학회논문지
• /
• 제28권1A호
• /
• pp.25-33
• /
• 2003

.9 GHz/14.4 kbps CDMA시스템의 역방향 링크에서 핸드오프방식 유형별 얼랑용량과 링크마진을 구하는 차단 확률을 각각 유도하였다. 현실적인 셀 최대용량으로 얼랑용량과 링크동작의 신뢰성을 위한 마진을 동일한 시스템 파라메터로 계산하고, COST-231모델을 적용한 전파손실을 구해 여러 지역에서 셀 커버리지와의 관계를 새로운 관점에서 제안하여 분석하였다. 소프트핸드오프를 하는 상황에서 $E_b/N_0$=5 dB에서 차단확률을 5%에서 2%로 낮출 경우 마진은 0.88 dB 더 높여야하고 용량은 2 얼랑 감소와 도시, 교외, 개방지역의 셀 커버리지가 0.12 km, 0.25 km, 1 km씩 줄어드는 정도에서 신뢰성과 서비스품질을 높일 수 있었다. 차단확률 5%인 경우 $E_b/N_0$=7 dB에서 5 dB로 맞춘다면 똑같은 2.8 dB 마진으로 9 얼랑 증가와 도시지역에서 0.2 km가 늘어났다. 이때 단일 셀 경우에 비해 용량은 10 얼랑 이상 줄어들어도 1.31 dB의 마진을 줄일 수 있어 각각의 지역에서 0.17 km, 0.3 km, 1 km 씩 커버리지가 증가하였다 또한 하드핸드오프에 비하면 2.16 dB의 마진을 더 줄일 수 있어 10 얼랑 증가와 0.22 km, 0.5 km, 2 km씩 늘어나는 소프트핸드오프 이득이 함께 발생하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (A)
• /
• pp.160-162
• /
• 2003

이 논문은 x86 기반의 내장형 시스템에서 빠른 부팅을 위한 BIOS 솔루션으로서 LinuxBIOS에 관해 다룬다. 본 논문에서는 특히 LinuxBIOS의 동작 메커니즘과 포팅을 위한 구체적인 접근 방법 및 문제점 등에 대해 상세히 기술한다. 우리는 Embedded Linux를 운영체제로 하는 x86기반 임베디드 시스템에 LinuxBIOS를 적용하여 부팅 시간을 30초에서 11초로 단축시켰다.