• 전자통신동향분석
• /
• 제13권1호통권49호
• /
• pp.41-51
• /
• 1998

전역 클럭을 사용하는 동기 회로 설계 기술은 설계의 단순화 및 자동화가 용이하기 때문에 현재 많이 사용하는 설계 기술이다. 그러나 다양한 기능과 고성능을 필요로 하는 대규모 시스템이나 회로 설계에서는 전역 클럭 사용으로 인한 신호 지연, 전력 소모 등이 문제로 부각되면서 비동기 회로 설계 기술이 각광을 받고 있다. 비동기 회로 설계 기술은 1940년대에 개발된 기술이지만 설계 자체가 어렵고 면적 증가 등의 단점으로 제한된 분야에서 이용되었다. 현재 이러한 단점을 극복하기 위한 연구가 회로 설계, 검증, 동기/비동기 인터페이스, 그리고 저전력 회로 등의 분야에서 많이 진행되고 있다.

• 제어로봇시스템학회지
• /
• 제17권4호
• /
• pp.35-41
• /
• 2011

비동기적으로 동작하는 디지털 회로는 동기 순차 회로에 비해서 고속, 저전력 소비 등 여러 가지 장점을 지니기 때문에 현대 디지털 시스템에서 여전히 중요한 요소로 사용되고 있다. 본 기고에서는 비동기 순차 회로에서 발생하는 고장을 진단하고 극복하는 최신 기술을 소개한다. 본 기고에서 주로 다루는 기술은 '교정 제어'로서 피드백 제어의 원리를 이용하여 비동기 순차 회로의 안정 상태를 바꾸는 기법이다. 크리티컬 레이스(critical race), 무한 순환 등 비동기 회로 설계상의 오류를 포함하여 SEU(Single Event Upset), 총이론화선량(TID)에 의한 고장 등 외부 환경에 의해서 발생하는 비동기 회로의 고장을 교정 제어를 이용하여 진단하고 극복하는 기술에 대해서 알아본다.

• 전자통신동향분석
• /
• 제24권6호
• /
• pp.110-120
• /
• 2009

비동기식 회로는 전역 클록이 없이 모듈끼리의 핸드셰이크 프로토콜에 의해 데이터를 동기화하고, 전송하는 회로로 전역 클록에 기반한 동기식 회로에 비해 전역 클록으로 인한 문제점들, 예를 들면, 타이밍 종결 문제, 전력 소모 문제, 다중 클록 도메인 설계 문제 등에서 이점을 갖는다. 최근에는 이 두 가지 회로의 장점을 모아 서로 다른 클록에 기반한 비교적 작은 규모의 동기식 모듈을 기반으로 모듈끼리의 데이터 전송을 비동기식으로 수행하는 GALS 구조도 많이 연구되고 있다. 본 고에서는 이러한 비동기식 회로를 위한 설계 방식을 설명하기 위해 먼저, 비동기식 회로의 특성과 설계 동향, 설계 방식에 영향을 미치는 핸드셰이크 프로토콜 및 지연 모델을 소개한다. 그리고, 크게 세가지의 설계 방식을 간단한 예제를 통해 설명한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1998년도 추계학술대회 학술발표 논문집
• /
• pp.577-586
• /
• 1998

본 논문에서는 RLCG 전송선로를 가진 Chua 회로에서의 카오스 동기화 방법에 대하여 연구하였다. 두 개의 동일한 Chua 회로에 전송 선로를 두어 RLCG 전송로를 구성한 후 송신부와 전송선로 사이는 구동-결합 동기 이론을, 전송선로와 수신부 사이는 결합 동기 이론을 적용한 동기화 방법을 제시하였으며, RLCG 전송 선로를 가진 Chua 회로의 카오스 동기화는 전송 선로의 L과 C 영향에 의한 시간 지연이 있는 일반화된 동기화가 이루어짐을 확인하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제37권8호
• /
• pp.647-652
• /
• 2010

Esterel이라는 절차형(imperative) 동기(synchronous) 언어로부터 회로를 합성(synthesis)할 때, 하나의 동기장치(synchronizer)가 한 클럭에 중복사용되는 문제(schizophrenic parallel synchronizer)가 발생할 수 있다. 기존 컴파일러는 동기장치가 중복사용될 경우 동기장치를 복제하여 이 문제를 해결하고 있다. 본 논문은 동기장치가 중복사용되더라도 회로상/기능상 문제가 없는 조건을 제시하고, 이를 기반으로 소스코드를 분석하여 복제해야만 하는 동기장치를 찾아주는 알고리즘을 제안한다. 이 알고리즘은 컴파일러가 중복사용되는 동기장치들 중에서 꼭 복제해야만 하는 것을 알 수 있게 해 주어, Esterel 프로그램을 좀 더 작은 회로로 합성할 수 있도록 한다.

• 한국산업정보학회논문지
• /
• 제19권1호
• /
• pp.61-67
• /
• 2014

센서 시스템과 같은 저전력 설계를 요구하는 시스템에서 기존의 동기방식의 회로는 낮은 전압에서 지연(delay)이 급격히 증가하여 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라, 공정, 전압, 온도 변이 (PVT variation), 노화 등에 크게 영향을 받아서 올바른 동작을 기대할 수 없다. 따라서, 신뢰할 수 있는 초저전력 설계에서 비동기 회로가 스케일링 이슈를 해결할 수 있는 방법으로 최근 다시 고려되고 있다. 그러나, 디지털 시스템에서 동기회로를 NCL 회로로 모두 대체하는 것은 쉽지가 않기때문에 동기회로와 비동기 회로 사이의 연결이 꼭 필요하다. 본 논문에서는 동기회로와 비동기 회로를 연결할 수 있는 새로운 설계방법을 보이고, 0.18um 공정기술을 사용한 $4{\times}4$ 곱셈기를 사용해서 검증을 하였다.

• 한국정보통신학회논문지
• /
• 제4권1호
• /
• pp.241-250
• /
• 2000

Chua 회로는 어트렉터와 다양한 분기를 나타내는 간단한 전자 회로로 2개의 캐패시터, 인덕터, 선형 저항 그리고 비선형 저항으로 구성되어 있다. 본 논문에서는 두 개의 동일한 Chua 회로를 이용하여 송신부와 수신부를 구성하고 이 사이에 등가 손실 전송선로를 카오스 동기화 및 암호화 통신 방법에 대하여 연구하였다. 손실 등가 전송 시스템의 동기화는 결합 동기 이론을 적용하기 곤란하기 때문에 구동동기 이론과 결합 동기 이론을 결합한 구동-결합 동기 이론을 제안하였다. 두 개의 동일한 Chua 회로에 등가 손실 전송 선로를 두어 전송로를 구성한 후 송신부와 전송선로 사이는 구동-결합 동기 이론을, 전송선로와 수신부 사이는 결합 동기 이론을 적용한 동기화 방법을 제시하였다. 손실 등가 전송 선로를 가진 Chua 회로의 카오스 암호화 방법은 송신부에서 카오스 신호화 정보 신호를 가산기를 이용하여 합성한 후 수신부에서 이들 신호를 분리하는 복조 방법을 제안하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 춘계종합학술대회
• /
• pp.313-318
• /
• 1999

Pecora와 Carroll[10]이 제시한 구동 동기 이론을 적용하여 전송선로를 가진 Canonical Chua 회로에서 카오스 동기화가 이루어짐을 확인하였다. Pecora와 Carroll[10]이 제시한 구동 동기 이론은 동기될 한쌍의 카오스 회로를 구동 응답 시스템이라 하면 구동 시스템의 상태 변수 중 몇 개의 상태 변수만을 응답 시스템으로 전송하면 전송된 몇 개의 상태 변수들에 의해 전송되지 않은 나머지 상태 변수들을 가지고 응답 시스템에 나타나게 하여 동기를 이루는 방법으로 이때 응답 시스템 회로에는 불필요한 부분이 존재한다. 본 논문에서는 이 불필요한 부분을 제거하고 이를 전송 선로로 치환하여 Chua 회로의 구동부와 응답부 사이에 놓아 전송선로를 구성하여 카오스 동기화가 이루어짐을 시계열 데이터와 위상 공간으로 확인하였으며 이 결과를 이용하여 카오스 암호화 통신에 이용할 수 있을 것으로 보인다.

• 정보화사회
• /
• 통권38호
• /
• pp.44-49
• /
• 1991

통신망의 디지탈화에 의한 정보통신시스템 또는 종합정보통신망의 구축이 세계적인 추세인 가운데 교환 및 전송시스템의 디지탈화가 급속도로 진행되고 있다. 본고에서는 동기의 기본개념과 동기망 품질 등 망동기 기술 전반에 관해 3회로 나눠 소개한다.

• 한국정보통신학회논문지
• /
• 제16권9호
• /
• pp.1884-1891
• /
• 2012

본 논문에서는 sliding상관기를 적용한 단문 메세지 서비스를 위한 대역확산 송수신기를 설계하고 대역확산 수신기에서 필수적인 PN코드 동기회로에 대한 성능을 분석하였다. 대역확산 시스템에 대한 이론적인 분석과 대역확산 수신기에 있어서 중요한 PN 코드 동기 회로에 대한 분석을 토대로 PN 코드 발생기, 클럭 발생을 위한 분주회로, 수신기에서의 PN 코드의 상관을 위한 슬라이딩 상관기 등을 Altera사의 칩 EPM7064 SLC44-10을 사용하여 FPGA화하였으며 디지털 설계가 용이하지 않은 주변회로인 슬라이딩 상관기에 필요한 PN코드 지연 클럭 발생회로, 동기 스위치제어회로, 데이터복조회로를 설계하여 전체적인 송수신기회로를 설계하였다. 설계된 회로를 실험을 통하여 송수신기의 성능을 평가 관찰하였다. 특히, 수신기에 있어서 역 확산을 위한 PN 신호의 동기과정의 성능 즉, 동기가 이루어 졌을 때의 동기 탐색/유지신호와 동기가 이루어지지 않았을 때의 게이트 지연시간으로 인한 동기 탐색/유지신호등의 결과를 통해 성능을 평가하였다. 슬라이딩 상관기의 경우 코드 동기를 위한 시간이 송수신 PN 코드의 불확정성이 클 경우 상당히 큼을 알 수 있었다.