• 제목/요약/키워드: 동기회로

검색결과 1,123건 처리시간 0.03초

프로세스 중심방식에 기반한 비동기식 유한상태기의 자동생성을 통한 분산 비동기식 제어부의 유도 (Deriving a Distributed Asynchronous Control Unit through Automatic Derivation of Asynchronous Finite State Machines based on the Process-Oriented Method)

  • 김의석;이정근;이동익
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제28권7호
    • /
    • pp.356-371
    • /
    • 2001
  • 본 논문에서는 비동기식 상위수준합성기 제작의 일환으로 효율적인 비동기식 제어부의 자동생성에 관한 방법을 제안한다. 제안된 방법은 목적시스템의 사양으로써 주어진 제어데이터흐름그래프로부터 일련의 체계적인 변환과정을 통하여, 제어부를 구성할 제어회로들에 대응하는 계층적으로 분할된 비동기식 유한상태기들의 집합을 유도한다. 유도된 비동기식 유한상태기들은 현존하는 비동기식 제어회로 합성기를 통하여 해저드 없는 비동기식 제어회로들로 합성되며, 이들은 상호간에 4단계 핸드셰이킹에 기반한 신호교환을 통하여 동작하면서 전체 시스템을 제어하는 계층적으로 분할된 비동기식 제어부를 구성한다. 획득한 제어부는 계층.분산적이며, 면적, 성능 및 합성시간의 측면에서 기존방식을 통하여 생성한 제어부에 비해 우월하다.

  • PDF

디지틀 랜덤 비트 동기 회로 설계 (Circuit Design for Digital Random Bit Synchronization)

  • 오현서;박상영;백창현;이홍섭
    • 한국통신학회논문지
    • /
    • 제19권5호
    • /
    • pp.787-795
    • /
    • 1994
  • 본 논문에서는 랜덤한 NRZ 신호에 동기된 클럭을 추출하는 비트 동기 알고리즘을 제안하고 회로 설계 및 성능을 분석하였다. 설계된 동기 회로는 데이터 천이 검출기, Mod 64 계수기, 위상비교 및 제어기, 64분주기로 구성되었으며, 데이터 처리 속도가 16Kbps로서 마스터 클럭은 4.096MHz, 그리고 위상 보정은 매 비트마다 데이터 신호 주기의 1/64만큼 이루어진다. 입력신호에 대한 위상 지터의 최대 허용치는 23.8%이고, 복원된 클럭의 편차가 1.6%임을 실험을 통해 측정하였다. 동기 회로는 완전 디지틀 회로로서 하나의 반도체 칩으로 실현이 용이할 뿐 아니라 저속의 디지틀 이동통신에 효과적이다.

  • PDF

망동기 기술(II)

  • 최규석
    • 정보화사회
    • /
    • 통권39호
    • /
    • pp.38-46
    • /
    • 1991
  • 통신망의 디지틀화가 급속이 이뤄지면서 고품질 통신을 위한 통신망의 동기화가 선결문제로 대두되고 있다. 본지에서는 이에 대한 인식의 폭을 넓히기 위해 3회에 걸쳐 망동기 기술전반을 소개코자 한다.

  • PDF

위상차 클럭 기반 NoC 용 동기회로 설계 (Mesochronous Clock Based Synchronizer Design for NoC)

  • 김강철
    • 한국전자통신학회논문지
    • /
    • 제10권10호
    • /
    • pp.1123-1130
    • /
    • 2015
  • NoC는 SoC의 IP 코어들 사이에서 통신하는 시스템으로 기존의 버스 시스템이나 크로스바 상호연결 시스템보다 월등히 향상된 성능을 제공한다. 그러나 NoC의 송신부와 수신부 사이에서 데이터 이동 시에 송신부와 수신부 사이에 발생하는 불안정 상태(metastability)는 극복하기 위하여 동기회로가 필요하다. 본 논문에서는 신호 영역 발생기, 선택 신호 발생기와 데이터 버퍼로 구성된 새로운 위상차 동기회로를 설계하였다. 불안정 상태가 없는 선택구간을 구하기 위하여 전송된 클럭을 지연하는 회로가 사용되며, 전송클럭과 지역 클럭을 비교하여 선택신호를 발생한다. 제안된 위상차 동기회로는 선택신호 값에 의하여 지역클럭의 상승 또는 하강 모서리 중의 하나를 선택하여 불안정 상태를 제거한다. 모의실험 결과는 제안된 위상차 동기회로가 전송된 클럭과 지역 클럭의 어떤 위상차에서도 잘 동작하는 것을 보여 주었다.

SNS 이용동기가 참여활동에 미치는 영향 연구 (Research on the Effect of Different motivations on the Participation in SNSs)

  • 심혜영;임걸
    • 디지털콘텐츠학회 논문지
    • /
    • 제12권3호
    • /
    • pp.383-390
    • /
    • 2011
  • 본 연구는 우리나라 대학(원)생들의 전반적인 SNS 이용 현황을 살펴보고, SNS의 주된 이용동기 및 이용동기가 참여활동에 미치는 영향을 분석하는데 목적을 두고 있다. 이를 위해 SNS를 사용하는 서울 소재 Y 대학(원)생 253명을 대상으로 설문조사를 실시하였으며, 분석 결과를 요약하면 다음과 같다. 첫째, 주로 사용하는 SNS는 싸이월드, 페이스북, 트위터 순이었고, 대부분의 응답자는 스마트 기기를 통해 SNS에 접속하는 것으로 나타났다. SNS 하루 평균 이용횟수는 1-3회, 1회 접속 시 평균 이용시간은 30분 미만이 높게 나타났다. SNS 가입 동기는 유행, 친목 도모, 지인 추천 순이었다. 둘째, 요인분석 결과 SNS 이용동기는 크게 자아적 동기, 상호작용적 동기, 오락적 동기, 정보추구적 동기 4 가지로 추출되었다. 셋째, 자아적 동기 및 상호작용적 동기가 SNS 참여활동과 비교적 높은 상관관계를 보였는데, 다중회귀분석 결과 자아적 동기, 상호작용적 동기, 정보추구적 동기 순으로 SNS의 적극적 참여활동에 영향을 미치는 것으로 나타났다.

유럽형 디지털 지상파 방송 수신기 모뎀의 동기화 및 시스템 연동 알고리듬 (Algorithm for Synchronization and Joint Operation of DVB-T Receiver Modems)

  • 김용정;한동석;김기범;최진규
    • 전자공학회논문지S
    • /
    • 제36S권5호
    • /
    • pp.12-20
    • /
    • 1999
  • 본 논문에서는 DVB-T (digital video broadcasting-terrestrial) 수신기의 동기화 알고리듬과 각 동기단 사이의 연동 알고리듬을 제안한다. OFDM( orthohonal frequency division multiplexing) 수신단에서는 프레임 동기, 반송파 동기, 심볼 타이밍 동기가 요구되어진다. 기존의 반송파 동기 방법은 부반송파 간격의 정수배 주파수 옵셋 보상 후 잔존해 있는 주파수 옵셋이 -0.5×(부반송파 간격) 혹은 +0.5×(부반송파 간격)에 가까운 값을 가질 때 많은 시간이 소요되는 문제점을 가지고 있다. 본 논문에서는 시스템의 복잡도를 그대로 유지 하면서 초기 동기화 시간을 줄일 수 있는 반송파 동기 알고리듬을 제안한다. 그리고 DVB-T모드를 추정하는 알고리듬을 제안하고 반송파 동기 추적루프와 심볼 타이밍 동기 추적루프를 동시에 동작시킴으로써 초기 동기화 시간을 추가적으로 줄일 수 있는 심볼 타이ALD 동기 알고리듬을 제안한다. 그리고 전체 수신기 모델의 연동 방안을 제시한다.

  • PDF

공통 자기 상관기를 이용한 효율적인 디지털 위성 방송 프레임 동기부 회로 구조 (Efficient Frame Synchronizer Architecture Using Common Autocorrelator for DVB-S2)

  • 최진규;선우명훈;김판수;장대익
    • 대한전자공학회논문지SD
    • /
    • 제46권4호
    • /
    • pp.64-71
    • /
    • 2009
  • 본 논문은 위성방송 표준인 DVB-S2 (Digital Video Broadcasting via Satellite, Second generation) 에 적용 가능한 공통 자기상관 연산기를 사용한 효율적인 프레임 동기부 회로를 제안한다. 열악한 채널 상태 환경에서의 안정적인 성능을 달성하고 구현된 기능 동기블록의 하드웨어 자원을 효율적으로 활용하기 위해 본 논문에서는 새로운 구조의 효율적인 공통 자기상관기 구조를 제안한다. 제안한 동기부 회로는 병렬 구조를 취함으로써 프레임, 주파수 동기부 회로의 성능을 개선하여 프레임 동기부의 복잡도를 현저히 감소시킬 수 있었다. 따라서 제안한 동기부 회로는 직접 구현한 방식과 비교하여 약 92%의 곱셈기 개수와 81%의 덧셈기 개수를 줄일 수 있었다. 또한 FPGA 보드와 R&STM SFU 방송 테스트 장비를 이용하여 제안된 구조를 검증하였으며 총 LUTs는 XilinxTM Viertex IV LX200 칩의 29,821을 차지하였다.

파워 스위치 구조를 결합한 비동기 회로 설계 (Asynchronous Circuit Design Combined with Power Switch Structure)

  • 김경기
    • 한국산업정보학회논문지
    • /
    • 제21권1호
    • /
    • pp.17-25
    • /
    • 2016
  • 본 논문은 동기회로에서 누설 전류를 줄이기 위해서 사용되는 파워 스위치 구조를 결합한 새로운 구조의 저전력 비동기 회로 설계 방법을 제안하고자 한다. Static 방식, Semi-static 방식과 같은 기존의 지연 무관방식의 비동기 방식과 비교해서 다소 속도의 손해는 있지만, 파워 스위치에 의해서 데이터가 없는 상태에서는 누설 전력을 줄일 수 있고, 전체 사이즈가 작아짐으로써 데이터가 입력되는 순간의 스위칭 전력도 줄일 수 있는 장점이 있다. 따라서, 제안된 방법은 속도보다 저전력을 기본으로 하는 사물인터넷 시스템에서 요구되는 전전력 설계 방법이 될 것이다. 본 논문에서는 새로운 방식의 비동기 회로를 사용하여 $4{\times}4$곱셈기를 0.11um 공정으로 설계하고, 기존의 비동기 방식의 곱셈기와 스피드, 누설 전류, 스위칭 파워, 회로 크기 등을 비교하였다.

초고속 광시분할 다중시스템의 DEMUX용 40GHz 위상 동기 회로 (40 GHz optical phase lock loop circuit for ultrahigh speed optical time division demultiplexing system)

  • 김동환
    • 한국광학회지
    • /
    • 제11권5호
    • /
    • pp.330-334
    • /
    • 2000
  • 40 Gbit/s 속도의 시분할 다중화(OTDM)된 광펄스 신호열로부터 반도체 광증폭기의 4광파 혼합 신호에 포함된 위상정보를 이용하여 10GHz로 위상 동기된 진동자 신호를 추출하였다. 제작된 위상 동기 회로는 5시간이상 안정되게 동작되었고, 위상 동기 주파수의 작동범위는 입력 광펄스의 기본 주파수의 10KHz 이내로 측정되었다.

  • PDF