Abstract
This paper presents an efficient frame synchronizer architecture using the common autocorrelator for Digital Video Broadcasting via Satellite, Second generation(DVB-S2). To achieve the satisfactory performance under severe channel conditions and the efficient hardware resource utilization of functional synchronization blocks which have been implemented, we propose a new efficient common autocorrelator structure. The proposed architecture can improve the performance of the frame and frequency synchronizer since each block operates jointly in parallel and significantly reduce the complexity of the frame synchronizer. Hence, The proposed architecture can ensure the decrease by about 92% multipliers and 81% adders compared with the direct implementation. Moreover, it has been thoroughly verified with an FPGA board and R&STM SFU broadcast test equipment and consists of 29,821 LUTs with XilinxTM Virtex IV LX200.
본 논문은 위성방송 표준인 DVB-S2 (Digital Video Broadcasting via Satellite, Second generation) 에 적용 가능한 공통 자기상관 연산기를 사용한 효율적인 프레임 동기부 회로를 제안한다. 열악한 채널 상태 환경에서의 안정적인 성능을 달성하고 구현된 기능 동기블록의 하드웨어 자원을 효율적으로 활용하기 위해 본 논문에서는 새로운 구조의 효율적인 공통 자기상관기 구조를 제안한다. 제안한 동기부 회로는 병렬 구조를 취함으로써 프레임, 주파수 동기부 회로의 성능을 개선하여 프레임 동기부의 복잡도를 현저히 감소시킬 수 있었다. 따라서 제안한 동기부 회로는 직접 구현한 방식과 비교하여 약 92%의 곱셈기 개수와 81%의 덧셈기 개수를 줄일 수 있었다. 또한 FPGA 보드와 R&STM SFU 방송 테스트 장비를 이용하여 제안된 구조를 검증하였으며 총 LUTs는 XilinxTM Viertex IV LX200 칩의 29,821을 차지하였다.
