• Proceedings of the IEEK Conference
• /
• 1998.10a
• /
• pp.751-754
• /
• 1998

This research aims at developing a single chip multiprocessor for high-performance computer system. Our design approach is to design a relatively small and simple processor unit and to integrate multiple copies of the unit in an efficient way. The proposed multiprocessor is composed of four CPUs and one graphic coprocessor. The four CPUs share the graphic coprocessor and each CPU implements the 64-bit SPARC-V9 instruction set architecture. This paper gives an overview of the proposed microarchitecture and discusses the considerations made in the course of the design.

• The Magazine of the IEIE
• /
• v.29 no.1
• /
• pp.66-72
• /
• 2002

VLSI 기술의 발전은 보다 많은 양의 로직을 단일 칩에 집적 가능하게 했고, 이는 System-on-a-chip 시대의 도래를 가능하게 했다. System-on-a-chip을 가능하게 하기 위해서는 많은 종류의 IP (Intellectual Property)가 필요하고, 공정 변환을 쉽게 하기 위해서는 합성이 가능한 RTL 설계가 절실히 요구된다. 본 논문은 이러한 요구에 부응하기 위해서 hard macro 형태의 기존의 IP로 부터 합성 가능한 IP를 자동 생성해 주는 ART(Automatic RTL Translation)로 명명된 기법에 관한 것이다. 제안된 ART 기법을 이용하여 80C52 호환의 8-bit MCU(Micro-controller Unit)의 합성 가능한 RTL model을 자동 생성하였고, 개발된 Soft IP를 이용하여 TCP/IP 전용 MCU를 표함해서 다양한 제품들을 개발하였다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2000.05a
• /
• pp.118-121
• /
• 2000

본 논문에서는 FNNs(feedforwad neural networks)구현을 위한 새로운 학습 방안을 제안하였다. 제안된 방식은 온 칩 학습이 가능하도록 FNNs와 학습회로 사이에 스위칭 회로를 추가하여 단일패턴과 다중패턴 학습이 가능하도록 구현하였다. 학습 회로는 MEBP(modified error back-propagation) 학습 규칙을 적용하였고 간단한 비선형 시냅스 회로를 이용하여 구현하였다. 제안된 방식은 표준 CMOS 공정으로 구현되었고, MOSIS AMI $1.5\mu\textrm{m}$공정 HSPICE 파라메터를 이용하여 그 동작을 검증하였다. 제안된 학습방안 및 비선형 회로는 향후 학습 기능을 가진 대규모의 FNNs 구현에 매우 적합하리라 예상된다.

• Digital Contents
• /
• no.4 s.131
• /
• pp.37-46
• /
• 2004

속도가 느린 모뎀으로 데이터통신을 할 수 있다는 사실에 고마움을 느낀 게 바로 얼마전이지만 이제는 거리에서 게임을 즐기고, 차안에서도 주식시세를 확인하는 세상을 살고 있다. 더구나 유선과 무선으로 분리됐던 통신망을 단일망으로 통합하는‘NGN’에 이어 더 포괄적인 개념의‘BcN’구축사업이 본격화되고 있고, 곳곳에 컴퓨터 칩과 센서가 박히는‘유비쿼터스 시대’도 눈앞에 두고 있다. 언제(anytime), 어디서나(anywhere), 어느 기기(any device)든지, 미디어에 구애받지 않고(any media) 소통할 수 있는 4any시대가 열리고 있는 것이다. 이에 발맞춰 세계 유수의 기업들은 저마다 새로운 승부수를 던지고 있다. <디지털콘텐츠>는 2회에 걸쳐 인프라 변화추이를 살펴보고, 이에 따른 차세대 디지털콘텐츠 산업을 조망한다

• Proceedings of the KIEE Conference
• /
• 1987.07a
• /
• pp.297-300
• /
• 1987

• Journal of Industrial Technology
• /
• v.22 no.A
• /
• pp.89-94
• /
• 2002

In this paper, a Exhaust Flow Controller (EFC) technology for uniform application of film coater and developer device is introduced that spread and remove photo resister at semiconductor manufacturing process. Because developed EFC device uses differential pressure sensing method as a differential flow meter and embodied smart A/D conversion by using a one chip microprocessor and devised by feedback Servo control, It has shown excellent performance and stability evaluation, as maximum 2000L/min flow, capability of installation to actual semiconductor equipment.

• Journal of the Korean Institute of Telematics and Electronics A
• /
• v.28A no.12
• /
• pp.46-52
• /
• 1991

A new signal process circuit using two ISFETs as the input devices of the MOS differential amplifier stage for an ISFET biosensor has been developed. One chip integration of the newly developed signal process circuit, ISFETs and a Pt quasi-reference electrode has been carried out according to modified LOCOS p-well CMOS process. The fabricated chip showed gains of 0.8 and 1.6, good liniarity in the input-output relationship and very small power dissipation, 4mW. The chip was applied to realize a urea sensor by forming an immobilized urease membrane, using lift-off technique. on the gate of an ISFET. The urea sensor chip showed stable responses in a wide range of urea concentrations.

• The KIPS Transactions:PartC
• /
• v.8C no.2
• /
• pp.141-154
• /
• 2001

MOBAS는 규칙적인 모듈로 구성되어 있어 확장이 용이하며, VLSI 구현 시 고집적화 할 수 있고, 각 모듈간에 동기를 맞추기 쉬울 뿐 아니라, 단일 종류의 칩으로 중앙 스위치 구조를 구성할 수 있다. Modified MOBAS(Multicast Output Buffered ATM Switch)는 MOBAS와 유사한 구조를 가지지만 스위치 모듈(SM : Switch Module)의 구조에서 차이를 보이며 적은 스위치소자(SWE : Switch Element)를 사용한다. 위성 통신에서 스위치의 크기뿐 아니라 고장감내 특성도 스위치를 디자인하는데 필요한 중요한 요소이다. 본 논문에서는 Modified MOBAS의 고장 특성을 분석하고 이에 적합한 Detection 기법 및 Location 기법을 제안하였다. 또한 스위치 모듈구조를 변형하여 Modified MOBAS에 비해 약간의 스위치 소자를 더 사용하지만 MOBAS에 비해서는 적은 스위치 소자를 사용할 뿐 아니라, MOBAS와 같이 단일 고장 하에서 성능의 저하가 거의 없다.

• Proceedings of the KIEE Conference
• /
• 1987.07b
• /
• pp.1481-1484
• /
• 1987

The ALU of CMOS microcomputer have been designed with the 3um design rule for CMOS polysilicon gate and Its cells were layed out. The operation of circuits were simulated with EDAS_P. The widths and lengths of gates In the circuit were determined using SPlCE. The carry delay of the ALU was Improved by Manchester carry method. The results of logic and circuit simulation were in good agreement with expected circuit characteristics.

• Speech Sciences
• /
• v.14 no.4
• /
• pp.157-167
• /
• 2007

In this paper, we implemented a single-chip speech recognizer using the TMS320C2000 DSPs. For this implementation, we had developed very small-sized speaker-dependent recognition engine based on dynamic time warping, which is especially suited for embedded systems where the system resources are severely limited. We carried out some optimizations including speed optimization by programming time-critical functions in assembly language, and code size optimization and effective memory allocation. For the TMS320F2801 DSP which has 12Kbyte SRAM and 32Kbyte flash ROM, the recognizer developed can recognize 10 commands. For the TMS320F2808 DSP which has 36Kbyte SRAM and 128Kbyte flash ROM, it has additional capability of outputting the speech sound corresponding to the recognition result. The speech sounds for response, which are captured when the user trains commands, are encoded using ADPCM and saved on flash ROM. The single-chip recognizer needs few parts except for a DSP itself and an OP amp for amplifying microphone output and anti-aliasing. Therefore, this recognizer may play a similar role to dedicated speech recognition chips.