• Title/Summary/Keyword: 다중 모듈

Search Result 524, Processing Time 0.026 seconds

A Generic BIST Builder of Multiple RAM Modules Embedded in ASIC Chips (ASIC에 실장되는 다중 RAM 모듈 테스트룰 위한 BIST 회로 생성기의 구현)

  • Chang, Jong-Kwon
    • The Transactions of the Korea Information Processing Society
    • /
    • v.5 no.6
    • /
    • pp.1633-1638
    • /
    • 1998
  • In this paper we propose a generic BIST builder for the Embedded Multiple HAM modules in ASICs, The BlST circuitry is automatically generated according to the specification of the target RAM Modules and the applying test algorithms to them. The lJIST is designed using the TOP-DOWN technique and, thus, has the several advantages in the area of the selection of test algorithm, the development of the circuitry, and the reuse of the circuitry, In addition, we have modified the existing serial interiacing approach to obtain smaller additional BlST circuitry and higher fault coverage and better B1ST sharing of the target RAM Modules in ASICs.

  • PDF

Design and Implementation an RF-state for WLL multichannel personal stations (WLL 다중채널 단말기용 RF단 설계 및 제작)

  • 장홍주
    • Journal of Korea Society of Industrial Information Systems
    • /
    • v.6 no.2
    • /
    • pp.31-37
    • /
    • 2001
  • In this paper, We designed and implemented an RF module for WLL multi-channel personal stations. Then, we experimentally evaluated in receiving sensitivity, adjacent channel interference selectivity and spurious response limit. From the measurement results on the RF module for WLL multi-channel personal stations, we observed and confirmed as follows: First, the variation in output power level was kept to be less than 30 dBm in the range of the input power level from -90 dBm to -30dBm. This measurement result confirmed the dynamic range of 60 dB. Secondly, at the output stage of the RF module, the gain flatness in the pass band was measured to be less than 2dB, which confirmed a precise control of the bandspread signals. Thirdly, at the RF module, the bandwidth and power level in transmission were measured to be 10 MHz, respectively we note that these features satisfy the design specifications.

  • PDF

Implementation of UPC algorithm in ATM network (ATM망에서의 UPC 알고리즘 구현)

  • 이요섭;조태경;최명렬
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.10e
    • /
    • pp.88-90
    • /
    • 2002
  • 본 논문에서는 ATM 망의 트래픽 제어 기능 중의 하나인 UPC(Usage Parameter Control) 알고리즘을 제안하고 VHDL을 이용하여 칩(chip)을 구현하였다. 제안한 알고리즘은 우선순위가 높은 셀의 손실을 최소로 하고, 트래픽의 다중화 및 역다중화 과정에서 발생되는 트래픽의 군집성을 해소할 수 있다는 장점을 갖고 있다. 구현한 칩은 입력 모듈과 UPC 모듈, 출력 모듈의 3부분으로 이루어지며, 편의상, UPC 모듈에서는 커넥션 테이블의 index를 VCI(Virtual channel Identifier)와 동일하게 할당하였다. 또한 UPC 모듈의VSA(Virtual Scheduling Algorithm)블럭에서 셀의 도착시간을 계수하는 카운터가 랩-어라운드(wrap-around)할 때 생기는 VSA의 오류를 보정하여 구현하였다.

  • PDF

A Design and Implementation of the Check Module for the Test of Embedded Software (임베디드 SW의 블랙박스 테스트를 위한 검증 모듈의 디자인 및 구현)

  • 김범모;백창현;장중순;정기현;최경희;박승규
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.10b
    • /
    • pp.346-348
    • /
    • 2004
  • 최근 개발되는 임베디드 시스템의 경우 하드웨어와 소프트웨어의 구조가 매우 복잡해짐에 따라, 시스템에 탑재되는 소프트웨어의 신뢰성 확보를 위한 테스트 절차가 요구되고 있다. 특히 시스템에 탑재되는 소프트웨어는 다중 함수에 의해 의사결정이 되면서. 시스템 디자인 단계에서 요구되는 스펙(Specification)을 만족하지 못하는 경우가 빈번하게 발생한다 본 논문에서는 임베디드 소프트웨어의 자동화된 테스트를 위해 요구되는 검증 모듈을 디자인하고 구현하였다 검증 모듈은 요구사항 기반으로 설계되었으며, 각각의 요구사항을 만족하는 검증 모듈을 구현하여 실제 상용화 제품에 대한 테스트를 진행하였다.

  • PDF

Head Gesture Recognition Technique based on Mean Acceleration Measure(MAM) (특징 벡터 보정 기반의 헤드 제스처 인식)

  • 전인자;최현일;이필규
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2000.04b
    • /
    • pp.580-582
    • /
    • 2000
  • 본 논문에서는 MAM을 이용한 특징 벡터의 보정을 기반으로 하는 헤드 제스처 인식에 관해 기술한다. 제안된 시스템은 얼굴 움직임 검출 모듈과 눈 영역 추적 모듈, 미 측정된 벡터 보정 모듈, 측정된 제스처에 대한 인식모듈로 구성된다. 신경망과 모자이크 이미지를 이용하여 얼굴 영역을 검출하고, 이 영역에서 눈 영역을 검출한다. 만약 눈의 쌍이 검출되지 않는다면 시스템은 특징 벡터 보정(MAM)을 수행하여 손실된 정보를 예측한다. 검출된 눈 영역은 정규화된 벡터로 변경된다. 이 벡터의 분산을 이용하여 긍정, 부정, 중립의 제스처를 판단한다. 제스처의 인식은 직접 관측, 이중 HMM, 삼중 HMM을 사용한 다중 인식기를 이용한다.

  • PDF

Shuffling converter current limitation technique for the multiple modules (다수 모듈을 위한 셔플링 컨버터에서의 전류제한 기법)

  • Seo, Jung-Won;Lee, Hwa-Seock;Park, Joung-Hu;Cho, Kyung-Ho
    • Proceedings of the KIPE Conference
    • /
    • 2013.07a
    • /
    • pp.256-257
    • /
    • 2013
  • 이 논문에서는 셔플링 컨버터를 이용해 다중 태양광 모듈의 최대 전력점 추종시 각 태양광 모듈간의 전류 편차에 의해 셔플링 컨버터에 과전류가 흐르는 것을 방지하기 위해 태양광 모듈에서의 전류 편차를 이용해 셔플링 컨버터에서의 전류를 계산하는 법을 고안하고, 이를 이용해 전류를 제한하는 기법을 제안하였다. 제안하는 방식을 증명하기 위해 PSIM 소프트웨어를 이용하여 그 타당성을 입증하였다.

  • PDF

Development of Radio Interface Module for Status Monitoring of Industrial Automation Equipment (산업 자동화 장비의 상태감시를 위한 무선 인터페이스 모듈 개발)

  • Kang, Chul-Gyu;Jeon, Min-Ho;Oh, Chang-Heon
    • Journal of Advanced Navigation Technology
    • /
    • v.14 no.4
    • /
    • pp.545-552
    • /
    • 2010
  • In this paper, we study on a radio multiple sensing interface module to accurately decide serious error sources that are happened by unexpectable problems in industrial fields, in addition, we study a reliability improvement scheme to guarantee the integrity of multiple sensing data. For multiple sensing interface module, communication drivers such as USART, TWI, ADC and GPIO-I2C are implemented. to improve the transmission reliability, reed-Solomon code is used. From the simulation result of this system in indoor environment, we confirm that the reliability of RS coded data is improved about 5 times than uncoded data. Moreover, we prove that multiple sensing interface module is suitable to diagnose error sources of industrial automaton equipment.

Pipelined Parallel Processing System for Image Processing (영상처리를 위한 Pipelined 병렬처리 시스템)

  • Lee, Hyung;Kim, Jong-Bae;Choi, Sung-Hyk;Park, Jong-Won
    • Journal of IKEEE
    • /
    • v.4 no.2 s.7
    • /
    • pp.212-224
    • /
    • 2000
  • In this paper, a parallel processing system is proposed for improving the processing speed of image related applications. The proposed parallel processing system is fully synchronous SIMD computer with pipelined architecture and consists of processing elements and a multi-access memory system. The multi-access memory system is made up of memory modules and a memory controller, which consists of memory module selection module, data routing module, and address calculating and routing module, to perform parallel memory accesses with the variety of types: block, horizontal, and vertical access way. Morphological filter had been applied to verify the parallel processing system and resulted in faithful processing speed.

  • PDF

Preprocessing Methods for Effective Modulo Scheduling on High Performance DSPs (고성능 디지털 신호 처리 프로세서상에서 효율적인 모듈로 스케쥴링을 위한 전처리 기법)

  • Cho, Doo-San;Paek, Yun-Heung
    • Journal of KIISE:Software and Applications
    • /
    • v.34 no.5
    • /
    • pp.487-501
    • /
    • 2007
  • To achieve high resource utilization for multi-issue DSPs, production compiler commonly includes variants of iterative modulo scheduling algorithm. However, excessive cyclic data dependences, which exist in communication and media processing loops, unduly restrict modulo scheduling freedom. As a result, replicated functional units in multi-issue DSPs are often under-utilized. To address this resource under-utilization problem, our paper describes a novel compiler preprocessing strategy for effective modulo scheduling. The preprocessing strategy proposed capitalizes on two new transformations, which are referred to as cloning and dismantling. Our preprocessing strategy has been validated by an implementation for StarCore SC140 DSP compiler.