• Journal of Sensor Science and Technology
• /
• v.12 no.5
• /
• pp.218-224
• /
• 2003

The devices of n-channel poly silicon thin film transistors(TFTs) hydrogenated by plasma, $H_2$ and $H_2$/plasma processes are fabricated. The carriers sensitivity characteristics are analyzed with voltage bias stress at the gate oxide. The parametric sensitivity characteristics caused by electrical stress conditions in hydrogenated devices are investigated by measuring the drain current, threshold voltage($V_{th}$), subthreshold slope(S) and maximum transconductance($G_m$) values. As a analyzed results, the degradation characteristics in hydrogenated n-channel polysilicon thin film transistors are mainly caused by the enhancement of dangling bonds at the poly-Si/$SiO_2$ interface and the poly-Si grain boundary due to dissolution of Si-H bonds. The generation of traps in gate oxide are mainly dued to hot electrons injection into the gate oxide from the channel region.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.06a
• /
• pp.82.1-82.1
• /
• 2010

수소화된 비정질 실리콘 박막을 이용한 반도체는 현재 태양전지, 트랜지스터, 매트릭스 배열 및 이미지 센서 등의 분야에서 이용되고 있다. 자세히 이야기 하면, 여러 가지의 광전효과 물질에 대한 특성이 있으며, 가시광선영역에 대하여 > $10^5cm^{-1}$이상의 매우 높은 광흡수계수와 낮은 온도를 갖는 증착공정 등이 있다. 박막의 밴드갭은 약 1.6~1.8eV로서 태양전지의 흡수층과 passivation층으로 적절하다. 여러 가지 종류의 태양전지 중 비정질 실리콘 박막/결정질 실리콘 기판의 구조로 이루어진 이종접합 태양전지는 저온에서 공정이 가능한 대표적인 것으로서 HIT(Heterojunction with Intrinsic Thin layer)구조로 산요사에 의해 제안된 것이다. 이것은 결정질 실리콘 기판과 도핑된 비정질 실리콘 박막사이에 얇은 진성층 비정질실리콘 박막을 삽입함으로서, 캐리어 전송을 좋게하여 실리콘 기판 표면의 passivation효과를 증대시키는 결과를 가지고 온다. 실험실 규모에서는 약 20%이상의 효율을 보이고 있으며, 모듈에서는 19.5%의 높은 효율을 보이고 있어 실리콘 기판을 이용한 고효율 태양전지로서 각광을 받고 있다. 이러한 이종접합 태양전지의 대부분은 단결정 실리콘을 사용하고 있는데, 점차적으로 다결정 실리콘 기판으로 추세가 바뀌고 있어, 여기에 맞는 표면 passivation 공정 및 분석이 필요하다. 본 발표에서는 다결정 실리콘 기판위에 진성층 비정질 실리콘 박막을 유도결합 플라즈마 화학기상 증착법(ICP-CVD)을 이용하여 제조하여 passivation 효과를 분석한다. 일반적으로 ICP는 CCP(coupled charged plasma)에 비해 약 100배 이상 높은 플라즈마 밀도를 가지고 있으며, 이온 충돌같은 표면으로 작용하는 것들이 기존 방식에 비해서 작다라는 장점이 있다. 먼저, 유리기판을 사용하여 ICP-CVD 챔버내에 이송 한 후 플라즈마 파워, 온도 및 가스비(SiH4/H2)에 따른 진성층 비정질 실리콘 박막을 증착 한 후, 밴드갭, 전도도 및 결합구조 등에 대한 결과를 분석한 후, 최적의 값을 가지고 250um의 두께를 갖는 다결정 실리콘을 기판위에 증착을 한다. 두께(1~20nm)에 따라 표면의 passivation이 되는 정도를 QSSPCD(Quasi steady state Photoconductive Decay)법에 의하여 소수캐리어의 이동거리, 재결합율 및 수명 등에 대한 측정 및 분석을 통하여 다결정 실리콘 기판의 passivation effect를 확인한다. 제시된 데이터를 바탕으로 향후 다결정 HIT셀 제조를 통해 태양전지 효율에 대한 특성을 비교하고자 한다.

• Journal of the Korean Vacuum Society
• /
• v.10 no.1
• /
• pp.72-80
• /
• 2001

In this paper, we present a systematic method of extracting the input parameters of poly-Si TFT(Thin-Film Transistor) for Spice simulations. This method has been applied to two different types of poly-Si TFTs such as ELA (Excimer Laser Annealing) and SMC (Silicide Mediated Crystallization) with good fitting results to experimental data. Among the Spice circuit simulators, the PSpice has the GUI(graphic user interface) feature making the composition of complicated circuits easier. We added successfully the poly-Si TFT model of AIM-Spice to the PSpice simulator, and analyzed easily to compare the electrical characteristics of pixels without or with the line RC delay. In the comparative results, the ELA poly-Si TFT is superior to the SMC poly-Si TFT in the charging time and the kickback voltage for the TFT-LCD (Thin Film Transistor-Liquid Crystal Display).

• Proceedings of the KIEE Conference
• /
• 1999.07d
• /
• pp.1836-1838
• /
• 1999

다결정 실리콘 박막 트랜지스터(TFT)의 누설전류를 줄이기 위하여 채널의 중간에 선택적으로 도핑된 영역을 가진 새로운 다결정 실리콘 TFT를 제안한다. 제안된 TFT에서는 채널의 일부가 선택적으로 도핑되어 채널 전체에 걸리는 전기장이 재분배된다. 제안된 n-채널 TFT는 $V_{GS}$<0, $V_{DS}$>0인 조건에서, 대부분의 전기장이 드레인 접합에 형성되는 공핍영역과, 도핑된 영역 중 소오스 쪽과 도핑되지 않은 채널 사이에 형성되는 공핍영역에 각각 나뉘어 걸린다. 기존의 다결정 실리콘 TFT와 비교할 때 드레인 접합에서 걸리는 전기장은 1/2로 감소하였고, 이에 따라 드레인 접합에서 생성되는 전자-홀 쌍도 현저히 감소하였다. 더구나 제안된 TFT의 온-전류는 기존의 TFT와 비교했을 때 거의 같거나 약간 감소하였으며 이에 따른 온/오프 전류비가 현저히 향상되었음을 실험을 통해 확인할 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.91-92
• /
• 2007

이 논문에서는 다양한 채널길이에 따른 n-채널 다결정 실리콘 TFT의 특징을 보고한다. Excimer laser annealing (ELA)를 이용한 다결정 실리콘은 디스플레이의 재료로써 줄은 특성을 갖는다. 유리기판 위에 buffered oxide 층을 올리고 ELA 처리를 하여 다결정 실리콘을 제작 하였다. 그 위에 $SiO_2$, $SiN_x$를 증착시켜 n-채널 다결정 실리콘 TFT를 만들었다. 다양한 채널의 길이에 따른 n-채널 TFT의 문턱전압 ($V_{TH}$), ON/OFF 전류비($I_{ON}/I_{OFF}$), 포화 전륙(IDSAT)를 조사하였다. 그 결과 채널의 길이가 짧은 소자에서 더 줄은 TFT의 특징이 나타난다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.283-283
• /
• 2010

17~18% 대역의 고효율 결정질실리콘 태양전지를 양산하기 위하여 국내외에서 다양한 연구개발이 수행되고 있으며 국내 다결정실리콘 태양전지 양산에서도 새로운 구조와 개념에 입각한 공정기술과 관련 장비의 국산화에 집중적인 투자를 진행하고 있다. 주지하는 바와 같이, 태양전지의 광전효율은 표면에 입사되는 태양광의 반사를 제외하면 흡수된 광자에 의해 생성되는 전자-정공쌍의 상대적인 비율인 내부양자효율에 의존하게 된다. 실제 생성된 전자-정공쌍은 기판재료의 결정상태와 전기광학적 물성 등에 의해 일부가 재결합되어 2차적인 광자의 생성이나 열로서 작용하고 최종적으로 전자와 정공이 완전히 분리되고 전극에 포집되어 실질적인 유효전류로 작용한다. 16% 이상의 고효율 결정질 실리콘 태양전지 양산이 요구되고 있는 현실에서 광전효율 개선 위해 가장 우선적으로 고려되어야 할 변수는 입력 태양광스펙트럼에 대한 결정질 실리콘 표면반사율을 최소화하여 광흡수를 극대화하는 것이라 할 수 있다. 현재까지 다결정 실리콘 표면을 화학적으로 혹은 플라즈마이온으로 50-100nm 직경의 바늘형 피라미드형상으로 texturing 함으로 단파장대역에서 광반사율의 감소를 기대할 수 있기 때문에 결정질실리콘 태양전지효율 개선에 긍정적인 영향을 미치는 것으로 알려져 있다. 고효율 다결정실리콘 태양전지 양산공정에 적용하기 위해 마스크를 사용하지 않는, RIE기반 건식 저반사율 결정질실리콘 표면 texturing 패턴연구를 수행하였다. 마스크없이 표면 texturing이 완료된 시료들에 대하여 A1.5G 표준태양광스펙트럼의 300-1100nm 파장대역에서 반사율과 minority carrier들의 life time 분포를 측정하고 검토하여 공정조건을 최적화 하였다. 저반사율의 건식 결정질실리콘 표면 texturing에 가장 적합한 플라즈마파워는 100W 내외로 낮았고 $SF_6/O_2$ 혼합비율은 0.8~0.9 범위엿다. 본 연구에서 확인된 최적의 texturing을 위한 플라즈마공정 조건은 이온에 의한 Si표면원자들의 스퍼터링과 화학반응에 의한 증착이 교차하는 상태로서 확인된 최저 평균반사율은 ~14% 내외였고 p-형 결정질실리콘 표면 texturing 패턴과 minority carrier의 life time 상관는 단결정이 16uS대역에서 14uS대역으로 감소하는 반면에서 다결정은 1.6uS대역에서 1.7uS대역으로 오히려 미세한 증가를 보여 다결정 웨이퍼생산과정에서 발생하는 saw-damage 제거의 긍정적 효과와 texturing공정의 표면 결함발생에 의한 부정적 효과가 상쇄되어 큰 변화를 보이지 않는 것으로 해석된다.

• Journal of the Korean Vacuum Society
• /
• v.13 no.1
• /
• pp.29-33
• /
• 2004

In this paper, we investigated the ultra-low temperature(<$150^{\circ}C$) polycrystalline silicon film on plastic substrate application using RF-magnetron sputtering and excimer laser annealing. Amorphous silicon films were deposited using Ar/He mixture gas at $120^{\circ}C$ and in-film argon concentration was less than 2%, which was measured to Rutherford Backscattering Spectrometry. At energy density 320mJ/$\textrm{cm}^2$, RMS roughness was 267$\AA$ and UV crystallinity was 62%. The grain size varies from 50nm to 100nm after excimer laser irradiation.

• Korean Journal of Materials Research
• /
• v.7 no.10
• /
• pp.908-913
• /
• 1997

플라즈마 화학 증착 방법에 의해 corning 7059 유리기판위에 비정질 실리콘 박막을 만들고 고온열처리, 다단계급속열처리, 일차원 선형빔(line shape beam)의 가우스 분포를 가지는 엑시머 레이저 열처리를 이용하여 고상 및 액상의 재결정화를 통해 다결정 실리콘 박막을 제작하였다. 편광된 라만 분광학(Raman spectroscopy)을 통하여 여러 가지 열처리 방법과 기판온도에 따른 다결정 실리콘 박막의 잔류응력을 조사하였다. 레이저 열처리에 의하여 결정화된 실리콘 기판의 경우, 높은 결정화된 체적량과 잔류응력을 갖으며 equaxial결정성을 갖는다. 그러나 이러한 고상 재결정화된 다결정 실리콘 박막은 라만스펙트럼에서 480$cm^{-1}$ /주위에 넓게 퍼져있어 비정질상(amorphous phase)이 함께 존재함을 알 수 있다. 고온열처리와 다단계급속열처리의 경우 잔류응력의 크기는 각각 4.07x$10^{9.}$과 4.56x$10^{9 dyne}$ $\textrm{cm}^2$이다. 또한 엑시머레이저 열처리의 경우 기판온도가 상온에서 40$0^{\circ}C$로 증가할수록 열적인 완화에 의해 잔류응력이 1.35x$10^{10}$에서 8.58x$10^{9}$dyne/$\textrm{cm}^2$으로 감소하는 것을 알 수 있다.다.

• Korean Journal of Materials Research
• /
• v.1 no.3
• /
• pp.125-131
• /
• 1991

Boron penetration phenomenon of $p^{+}$ silicon gate with as-deposited amorphous or polycrystalline Si upon high temperature annealing was investigated using high frequency C-V (Capacitance-Volt-age) analysis, CCST(Constant Current Stress Test), TEM(Transmission Electron Microscopy) and SIMS(Secondary Ion Mass Spectroscopy), C-V analysis showed that an as-deposited amorphous Si gate resulted in smaller positive shifts in flatband voltage compared wish a polycrystalline Si gate, thus giving 60-80 percent higher charge-to-breakdown of gate oxides. The reduced boron penetration of amorphous Si gate may be attributed to the fewer grain boundaries available for boron diffusion into the gate oxide and the shallower projected range of $BF_2$ implantation. The relation between electron trapping rate and flatband voltage shift was also discussed.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.06a
• /
• pp.80-80
• /
• 2010

유리기판위에 큰 결정입자를 갖는 실리콘 (폴리 실리콘) 박막을 제조하는 것은 가격저가화 및 대면적화 측면 같은 산업화의 높은 잠재성을 가지고 있기 때문에 그동안 많은 관심을 가지고 연구되어 오고 있다. 다양한 방법을 이용하여 다결정 실리콘 박막을 만들기 위해 노력해 오고 있으며, 태양전지에 응용하기 위하여 연속적이면서 10um이상의 큰 입자를 갖는 다결정 실리콘 씨앗층이 필요하며, 고속증착을 위해서는 (100)의 결정성장방향 등 다양한 조건이 제시될 수 있다. 다결정 실리콘 흡수층의 품질은 고품질의 다결정 실리콘 씨앗층에서 얻어질 수 있다. 이러한 다결정 실리콘의 에피막 성장을 위해서는 유리기판의 연화점이 저압 화학기상증착법 및 아크 플라즈마 등과 같은 고온기반의 공정 적용의 어려움이 있기 때문에 제약 사항으로 항상 문제가 제기되고 있다. 이러한 관점에서 볼때 유리기판위에 에피막을 성장시키는 방법으로 많지 않은 방법들이 사용될 수 있는데 전자 공명 화학기상증착법(ECR-CVD), 이온빔 증착법(IBAD), 레이저 결정화법(LC) 및 펄스 자석 스퍼터링법 등이 에피 실리콘 성장을 위해 제안되는 대표적인 방법으로 볼 수 있다. 이중에서 효율적인 관점에서 볼때 IBAD는 산업화측면에서 좀더 많은 이점을 가지고 있으나, 박막을 형성하는 과정에서 큰 에너지 및 이온크기의 빔 사이즈 등으로 인한 표면으로의 damages가 일어날 수 있어 쉽지 않는 방법이 될 수 있다. 여기에서는 이러한 damage를 획기적으로 줄이면서 저온에서 결정화 시킬 수 있는 cold annealing법을 소개하고자 한다. 이온빔에 비해서 전자빔의 에너지와 크기는 그리드 형태의 렌즈를 통해 전체면적에 조사하는 것을 쉽게 제어할 수 있으며 이러한 전자빔의 생성은 금속 필라멘트의 열전자가 아닌 Ar플라즈마에서 전자의 분리를 통해 발생된다. 유리기판위에 다결정 실리콘 씨앗층을 제조하기 위하여 전자빔을 조사하는 방법과 Al을 이용한 씨앗층 제조법이 비교되어 공정 수행이 이루어진다. 우선, 전자빔 조사를 위해 DC 및 RF 스퍼터링법을 이용하여 ${\sim}10^{20}cm^{-3}$이상의 농도를 갖는 $p^+^+$ 비정질 실리콘 박막을 제조한다. Al의 증착은 DC 스퍼터링법을 이용하여 제조하고 그 두께는 실리콘 박막의 두께와 동일한 조건(350nm)으로 제조한다. 제조된 샘플은 E-beam gun이 달린 챔버로 이동하여 1.4keV의 세기를 가지고 각각 10, 20, 50, 100초를 조사한 후 단면의 이미지를 SEM으로, 결정화 정도를 Raman으로, 결정화 방향 등에 대한 조사를 XRD로 분석 측정한다. 그리고 Hall effect를 통해 전자빔의 조사 전후의 캐리어 농도, 이동도 및 비저항 등에 대한 조사가 이루어진다. 동시에 Al을 촉매로 한 layer교환에 대하여 마찬가지로 분석을 통하여 최종적으로 비교분석이 이루어 진다. 전자빔을 조사한 샘플에 대하여 빠른 시간 및 캐리어농도 제어 등의 우수성이 보이며, 특히 ~98%이상의 결정화율을 보일 것으로 예상된다.