• Journal of Broadcast Engineering
• /
• v.2 no.1
• /
• pp.24-35
• /
• 1997

Basic and transmission video quality testing was performed in real-time mode using hardware video codec based on MPEG-2 MP@ML standard including subsequent transmitting and receiving satellite simulator unit. The double-stimulus Impairment scale method and the double-stimulus continous quality scale method based on CCIR 500-5 were used as an evaluation method. The whole digital broadcasting satellite system consisting of MPEG-2 codec, system mux/demux, channel codec, channel, modem, antenna, etc. was put into the overall video quality testbed and the basic and transmission error quality assessment was performed at various bitrates and BER for an integrated system performance evaluation. In transmission error video quality testing, transmission error video quality maintained on average above 3.9 point on the 5-point scale. The low-bit rate quality such as film mode(@2Mbps) highly depended on the statitical characteristics of video source and maintained on average around 2.7 point.

• Journal of Broadcast Engineering
• /
• v.2 no.1
• /
• pp.8-15
• /
• 1997

In this paper, a real-time operating Motion Picture Experts Group-1 (MPEG-1) audio encoder system is implemented using a TMS320C31 Digital Signal Processor (DSP) chip. The basic operation of the MPEG-1 audio encoder algorithm based on audio layer-2 and psychoacoustic model-1 is first verified by C-language. It is then realized using the Texas Instruments (Tl) assembly in order to reduce the overall execution time. Finally, the actual BSP circuit board for the encoder system is designed and implemented. In the system, the side-modules such as the analog-to-digital converter (ADC) control, the input/output (I/O) control, the bit-stream transmission from the DSP board to the PC and so on, are utilized with a field programmable gate array (FPGA) using very high speed hardware description language (VHDL) codes. The complete encoder system is able to process the stereo audio signal in real-time at the sampling frequency 48 kHz, and produces the encoded bit-stream with the bit-rate 192 kbps. The real-time operation capability of the encoder system and the good quality of the decoded sound are also confirmed using various types of actual stereo audio signals.

• Journal of Korea Society of Industrial Information Systems
• /
• v.20 no.6
• /
• pp.21-27
• /
• 2015

We analyze the problem that is occurring when using parity mode transformation required for 9 bit serial communication under Linux environment and propose the solution. The parity mode change is used for 9 bit serial communication in the Linux that by nature supports only 8 bit serial communication. delay (around OS tick) arises. Our analysis shows that the cause is minimum length of waiting time to transmit data remained in Tx FIFO buffers. A modified Linux serial driver proposed in this paper decreases the delay less than 1ms by using accurate time delaying. Despite various system communication interfaces, enormous existing standards and system have adopted RS-232 serial communication, and the part of them have communicated by 9bit serial.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.15 no.5
• /
• pp.426-433
• /
• 1990

In this study, we propose a integrated type concentrator and compare with the separated type concentrating method, to accommodate 2B+D ISDN basic access traffic. This system's blocking probabilities are analyzed in terms of each class of bit rate, number of output channels, number of subscriber lines, and offered traffic. The result shows that the proposed method can significantly increase the maximum number of subscriber lines connecting to the system via a T1 carrier, compared with that of the "CCITT proposed" multiplexing scheme or the separated type concentrating method.ng method.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• v.9 no.2
• /
• pp.269-272
• /
• 2005

For the efficient image encryption, we proposed the encryption algorithm using the chaotic function and elementary matrix operation defined on the bit plane decomposition. Though the chaotic encryption algorithm is faster than block encryption, it uses a real number computation. In this sense, we use the row and column operations on the bit-plane decomposed images combined with logistic function for the recursive rounding number, too.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1999.11a
• /
• pp.530-533
• /
• 1999

컴퓨터나 각종 전산망의 정보를 보호하기 위해서 가장 안전한 수단은 정보의 직접적인 보호라고 할 수 있는데, 정보사회로 갈수록 지적 재산(IP ; Intellectual Property)이나 기타 다른 중요한 정보의 네트워크를 통한 교류가 활성화될 것이다 본 연구에서는 이러한 보호의 대상이 되는 정보를 암호화시킬 수 있는 알고리즘에 대한 HDL(Hardware Description Language) 구현을 목표로 한다. 현재까지 수많은 알고리즘이 개발되어 왔지만 DES(Data Encryption Standard)가 가장 기본적이고 모든 블록 암호 알고리즘의 기본이 되기 때문에 본 논문에서는 DES에 대한 기본적인 구조를 제시하고 그에 대한 Verilog-HDL 구현을 목표로 하였다. HDL로 설계된 회로는 LC-0.35um 표준 셀 라이브러리를 사용한 synopsys 툴을 이용하여 합성되었다. 전체 회로의 동작 주파수는 약 236MHz고 예상되고 초당 15104비트의 데이터를 암호화 시킬 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10b
• /
• pp.386-388
• /
• 1999

본 논문은 이미지 데이터의 효율적인 코딩에 대한 새로운 방법을 나타낸다. 웨이블릿 변환을 기초로 한, 알고리즘은 서브밴드 간의 남아 있는 상관관계를 이용한다. 웨이블릿 계수들에 대한 성공적인 대략값은 계층적인 심볼 스트림을 초래하고, 그것은 PSD(의미있는 자손에 대한 예언)과 함께 매우 높게 압축된다. 코딩 알고리즘은 이미지 컨텐트에 대한 높은 적응성에 의해 그 자체를 구별한다. 초래하는 비트스트림은 그것들의 중요도에 대한 순서에 있어서 모든 이미지 정보를 구성한다. 그러므로 그것은 위험한 디코딩 과정 없이 어떤 지점에서 절단하는 것이 가능하다. 이러한 내장된 비트스트림의 이점은 공간적인 규모성(scalability)과 왜곡율이다. 좀 더 나은 향상은 웨이블릿 패킷으로 알려진 새로운 적응적인 웨이블릿 변환을 사용하여 획득된다. 초기의 기법들과 적합하지 않은 현재의 서브밴드에 대한 관련성있는 통계적인 특성들(특히 상관관계)은 처음으로 분석된다. 그것들에 의존하는, 서브밴드가 분해 유무에 관계없이 분해 결정이 만들어진다. 이러한 결과는 최고의 기본적인 선택이 아니고 최적에 가까운 분해 구조를 초래한다. 본 논문에서 제안한 모델의 가장 주요한 이점은 계산적인 비용의 축소이다.

• ETRI Journal
• /
• v.10 no.3
• /
• pp.9-23
• /
• 1988

반도체 기술의 급격한 발전으로 마이크로프로세서를 이용하여 수퍼미니급의 컴퓨터를 개발하는 것이 가능하게 되었다. 따라서 프로세서 칩 개발노력이 증대되었으며 컴퓨터 구조 또는 프로세서 구조에 관한 연구도 여러 곳에서 진행되고 있다. 우리나라의 경우 독자적인 명령어를 갖는 컴퓨터를 개발하겠다는 노력은 미미하였으며 외부로 발표된 것은 전무한 상태이다. 본 논문은 한국전자통신연구소에서 개발하고 있는 독자적인 명령어 세트를 가지는 RISC 형태의 32 비트 마이크로프로세서인 HARP의 구조설계에 관한 것으로서 기본구조 설계를 위하여 1980년대 이후에 개발된 RISC 프로세서들에 대한 사례연구를 하였으며, 이를 바탕으로 HARP의 명령어 및 데이터 형식, 레지스터의 구성, 48비트의 가상 어드레스 사용방법, load/store 및 분기 명령어에서 사용되는 어드레싱 모드 그리고 HARP에서 정의한 39개의 명령어들에 대해 기술한다.

• Proceedings of the IEEK Conference
• /
• 2001.06d
• /
• pp.273-276
• /
• 2001

CELP 부호화기는 선형 예측 합성에 의한 분석 부호화의 원칙에 기본을 두고 있다. 그리고 음성 신호의 스펙트럼을 LPC 분석을 통해 부호화하는데 고정 윈도우를 사용하여 부호화한다. 그러나 음성신호는 화자의 발성속도에 따라 파형의 변화가 시간적으로 빠르게 변화하기도 하고, 반대로 유사한 파형이 일정시간 유지되기도 한다. 따라서 윈도우의 크기를 발성속도에 맞추어 분석한다면 보다 효율적인 부호화를 할 수 있다. 본 논문에서는 발성속도에 따라 전송률을 달리 적용하는 방법을 제안한다. 발성속도의 측정은 스펙트럼 변화도를 이용하여 측정하였고, 발성속도가 빠를 때는 프레임 크기를 줄여 시간적으로 빠르게 변화하는 신호에 적응적으로 분석하고 대신 파라미터 표현에 비트를 줄인다. 반대로 발성속도가 느릴 때는 프레임 크기를 키우고 파라미터 표현에 비트를 더 할당한다. 제안한 방법을 실험하기 위해 G.723.1 5.3kbps ACELP 부호화기를 이용하였다 음질의 열하 없이 평균 16.34% 전송률 감소효과를 얻을 수 있었다.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.477-480
• /
• 2001

본 논문에서는 허프만 코딩의 기본 원리인 이진트리로부터 생성된 효율적인 일차원 검색테이블 구성과, 프로세싱 효율을 증가시키기 위한 수치연산 기법의 도입을 통하여 도출된 효율적인 허프만 디코딩 방법을 제시한다. 제안된 방법에서는 허프만 코드화 된 비트스트림으로부터 읽어 들인 비트 데이터를 직접 이진트리를 검색하기 위한 주소연산에 적용함으로써, 기존의 이진트리 검색을 위하여 수행되던 비교 및 분기문의 제거를 가능토록 하였다. 본 논문에서 제안하는 허프만 디코딩 기법은 기존의 비교 및 분기구분에 의하여 수행되던 허프만 디코딩 기법대비 30%이상의 검색속도 증가 및 이진트리 방식의 검색을 수행하기 위하여 필요로 하는 검색테이블에서 존재하던 데이터 및 노드간의 연결주소를 저장하기 위하여 사용되던 메모리 공간을 효율적으로 제거할 수 있는 일차원 검색테이블을 구성함으최써, 기존 방법대비 1/3의 메모리 공간만을 사용하도록 하였다. 제안된 허프만 디코딩 기법의 성능평가를 위하여 MPEG-2 AAC의 허프만 디코더에 적용한 결과 기존의 순차검색방법에 의한 디코딩 기법대비 198%의 성능향상 결과를 확인할 수 있었다.