• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.88-88
• /
• 2007

Chemical mechanical polishing (CMP) 공정은 그 어원에서 알 수 있듯이 슬러리의 화학적인 요소와 웨이퍼에 가해지는 기계적 압력에 의해 결정되는 평탄화 기술이다. 최근, 금속배선공정에서 높은 전도율과 재료의 값이 싸다는 이유로 Cu률 사용하였으나, 디바이스의 구조적 특성을 유지하기 위해 높은 압력으로 인한 새로운 다공성 막(low-k)의 파괴와, 디싱과 에로젼 현상으로 인한 문제점이 발생하게 되었다. 이러한 문제점을 해결하고자, 본 논문에서는 Cu 표면에 Passivation layer를 형성 및 제거하는 개념으로 공정시 연마제를 사용하지 않으며, 낮은 압력조건에서 공정을 수행하기 위해, 전해질의 농도 변화에 따른 선형추의전압전류법과 순환전압전류법을 사용하여 전압활성화에 의한 전기화학적 반응이 어떤 영향을 미치는지 연구하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.31-31
• /
• 2000

Al2O3는 높은 화학적, 열적 안정성으로 인하여 미세전자 산업에서 절연막이나 광전자소자의 재료로써 널리 이용되고 있다. 특히, 사파이어는 고위도의 LED, 청색 LD의 재료인 GaN 계열의 III-Nitride 물질을 성장시킬 때 필요한 기판으로 보편적으로 사용되고 있다. 이러한 GaN계열의 광소자 제조에서 사파이어 기판을 적용시 지적되는 문제점들 중의 하나는 소자제조 후 사파이어의 결정 구조 및 높은 경도에 의해 나타나는 cutting 및 backside의 기계적 연마가 어렵다는 것이다. 최근에는 이온빔 식각이나 이온 주입 후 화학적 습식 시각, reactive ion etching을 통한 사파이어의 건식 식각이 소자 분리 및 backside 공정을 우해 연구되고 있다. 그러나 이러한 방법을 이용한 사파이어의 식각속도는 일반적으로 15nm/min 보다 작다. 높은 식각율과 식각후 표면의 작은 거칠기를 수반한 사파이어의 플라즈마 식각은 소자 제조 공정시 소자의 isolation 및 lapping 후 연마 공정에 이용할 수 있다. 본 연구에서는 평판 유도결합형 플라즈마를 이용하여 Cl2/BCL3/Ar 의 가스조합, inductive power, bias voltage, 압력, 기판온도의 다양한 공정 변수를 통하여 (0001) 사파이어의 식각특성을 연구하였다. 사파이어의 식각속도는 inductive power, bias voltage, 그리고 기판 온도가 증가할수록 증가하였으며 Cl2에 BCl3를 50%이하로 첨가할 때 BCl3 첨가량이 증가할수록 식각속도 및 식각마스크(photoresist)와의 식각선택비가 증가하는 것을 관찰하였다. 또한, Cl3:BCl3=1:1의 조건에 따라 Ar 첨가에 따른 식각속도 및 표면 거칠기를 관찰하였다. 본 연구의 최적 식각조건인 40%Cl2/40%BCl3/20%Ar, 600W의 inductive power, -300V의 bias voltage, 30mTorr의 압력, 기판온도 7$0^{\circ}C$에서 270nm/min의 사파이어 식각속도를 얻을수 있었다. 그리고 이러한 식각조건에서 표면의 거치기를 줄일수 있었다. 사파이어 식각은 보편적인 사파이어 lapping 공정시 수반되어 형성된 표면의 거치기를 줄이기 위한 마지막 공정에 응용될수 있다. 사파이어의 식각시 나타나는 식각 부산물은 플라즈마 진단방비인 optical emission spectroscopy (OES)를 통하여 관찰하였고, 식각시 사파이어의 표면성분비 변화 및 표면의 화학적 결합은 X-ray photoelectron spectroscopy(XPS)를 사용하여 측정하였다. 시각 전, 후의 표면의 거칠기를 scanning electron microscopy(SEM)을 통하여 관찰하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.105-105
• /
• 2018

스테인리스강은 내식성과 내구성이 우수하여 파이프 및 일반 구조용 고온재료에 널리 사용된다. 그러나 선박 및 해양플랜트 등의 고부가가치 산업에 사용될 경우 내피로성, 내구성 및 내식성이 더욱 요구되고 있다. 특히 해수 환경 하에서 스테인리스강은 재료 표면의 부동태 피막 파괴로 공식 또는 틈부식에 의한 국부부식을 초래하여 해양환경용 재료로 사용하는데 제한적이다. 플라즈마 이온질화는 저온에서 열처리가 가능하며 재료의 변형이 없어 스테인리스강에 널리 적용되는 열화학적 표면처리 기술이다. 플라즈마 이온질화는 일반적으로 고온에서 실시하여 스테인리스강의 기계적 특성을 향상시키는 목적으로 주로 적용하였으나, 저온-플라즈마 이온질화 처리 시 질소의 확산계수 증가로 표면에 S-phase 생성에 기인하여 부식 저항성이 향상된다고 알려져 있다[1-2]. 그러나 해수 펌프, 밸브, 스트레이너(Strainer) 등의 해양 환경용 기자재로 널리 사용되고 있는 주조 스테인리스강에 대한 플라즈마 이온질화 적용과 그 연구는 미비하다. 따라서 본 연구에서는 주조용 스테인리스강에 대하여 플라즈마 이온질화 기술을 적용하여 공정온도에 따른 해수 내 전기화학적 부식 특성을 규명하였다. 플라즈마 이온질화 공정은 $25%N_2$와 $75%H_2$ 비율로 $350^{\circ}C{\sim}500^{\circ}C$의 공정온도에서 10시간 동안 실시하였다. X-선 회절분석을 통해 공정온도 변수에 따른 표면에 형성된 질화층의 상변화를 분석하였다. 또한 비커스 경도계를 이용하여 표면경도를 측정하여 기계적 특성 향상을 확인하였다. 전기화학적 부식 실험 후 표면 손상 형상 관찰, 무게 감소량 및 손상 깊이 계측을 통해 공정 온도와 부식 저항 특성을 규명하였다. 또한 타펠 분석을 통해 모재와 플라즈마 이온질화 온도 변수에 따른 부식 속도를 비교 분석하였다.

• Korean Journal of Materials Research
• /
• v.5 no.5
• /
• pp.532-543
• /
• 1995

박용 디젤엔진 부품 크랭크샤프트의 기계적 성질에 미치는 화학 성분과 열처리 공정의 영향을 인장시험기, 경도시험기, 충격시험기와 광학현미경으로 조사연구하였다. 시행된 4가지 열처리공정중 다음의 열처리 공정인 노말라이징$\longrightarrow$TR단조$\longrightarrow$\ulcorner칭$\longrightarrow$템퍼링이 최적의 기계적 성질을 나타냈다. 이때 기계적인 성질은 오스테나이트 결정입도 크기, 냉각 속도, 오스테나이트화 온도와 오스테나이트화 유지 시간에 의존하였다. 오스테나이트 결정입도는 TR단조 후의 초기 결정입도 크기에 의존하고, 냉각 속도는 C-곡선 Nose를 지나야 하고, 오스테나이트화 온도는 탄소 함량에 의존하고 그리고 오스테나이트화 유지 시간은 저어널지름에 의존하는 것으로 나타났다.

• Journal of Powder Materials
• /
• v.11 no.2
• /
• pp.179-185
• /
• 2004

통상적인 금속분말의 성형은 분말야금 공정으로 이루어지기 때문에 복잡한 형상의 부품을 구현하는 데는 제약이 있다. 하지만, 1970년대 후반 이래 새로운 금속분말의 성형기술로 크게 각광을 받으며 연구되고 있는 금속분말사출성형(Metal Powder Injection Molding, MIM) 기술을 이용하면 다양한 형태의 부품을 성형할 수 있다 최근에는 이러한 MIM 기술을 이용하여 다양한 산업분야에 응용될 수 있는 마이크로 부품을 제조하고자 하는 연구개발이 주목받고 있다./sup 1)/ 현재까지는 마이크로 부품을 제조하는 원천기술이 반도체 공정기술이나 마이크로 기계가공기술에 크게 의존하고 있다./sup 2,3)/ 특히, 경제적 효용성이라는 관점에서 수 마이크로 이하의 극미세 구조물은 반도체 공정기술을 이용하여 성형하는 것이 유리하며, 1㎜의 치수를 갖는 미세 구조물은 마이크로 기계가공기술로 제조하는 것이 적합하다(그림 1). 하지만, 수십 마이크로에서 수백 마이크로의 치수를 갖는 구조물 제조에 있어서 앞선 두 공정기술은 응용 재료의 종류와 복합한 형상의 대량생산에 한계가 있다. 비록 반도체 공정기술에서 박막 증착과 전기화학적 도금기술을 이용한 표면미세가공 기술에 의해 수십 마이크로 이내의 치수를 갖는 미세 구조물을 정밀하게 성형하지만,/sup 4,5,)/ 수백 마이크로 크기의 치수를 반도체공정기술로 구현하기는 곤란하다. 또한, 마이크로 기계가공기술도 높은 가공 정밀도를 유지하며 수백 마이크로 크기의 구조물을 가공할 수 있지만 복잡한 모양의 형태를 대량생산하기에는 적합하지 않다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.04b
• /
• pp.49-49
• /
• 2009

최근 범세계적인 그린에너지 정책에 관련해 화석연료를 대체할 수 있는 수소, 풍력, 태양광 등의 대체 에너지에 대한 관심이 고조되고 있다. 이러한 여러 대체에너지 중에서도 태양광을 전기에너지로 변환하는 태양전지에 관한 연구가 집중되고 있다. 태양전지는 구조적으로 단순하고 제조 공정도 비교적 간단하지만, 보다 널리 보급되기 위해서는 경제성 향상이라는 문제점을 해결해야 한다. 이를 위해서는 기존의 실리콘 태양전지를 대체할 수 있는 신물질에 대한 연구가 필요하며, 그 중에서도 반도체 기술을 이용한 박막형 태양전지는 기존의 실리콘 태양 전지가 가지고 있는 고비용이라는 문제점을 극복할 수 있을 것으로 기대를 모으고 있다. 박막형 태양전지의 박막 재료로는 CIGS, CdTe 등이 연구되어지고 있지만, 아직까지는 기존의 실리콘 태양전지에 비해 에너지변환효율이 낮은 이유로 인해 실용화가 많이 이루어지지 못하고 있는 것이 사실이다. 이러한 박막형 태양전지의 재료들 중에서도 CdTe는 이종접합 박막형 태양전지에 흡광층으로 사용되는 것으로 상온에서 1.45eV 정도의 밴드갭(band gap) 에너지를 갖는 II-VI족 화합물반도체로써 태양광 스펙트럼과 잘 맞는 이상적인 밴드랩 에너지와 높은 광흡수도 때문에 박막형 태양전지로 가장 주목을 받고 있다. CdTe 박막의 제조 방법으로는 진공증착법(vacuum evaporation), 전착법(electrodeposition), 스퍼터링법(sputtering) 등이 있지만 본 연구에서는 스퍼터링법을 이용하여 박막을 증착하였다. 이상과 같이 증착된 CdTe 박막을 화학적기계적연마(CMP, chemical mechanical polishing) 공정을 적용시킴으로써, 태양전지의 에너지변환효율에 직접적인 영향을 끼칠 수 있는 CdTe 박막의 물리적, 전기적 특성들의 변화를 연구하기 위한 선행 연구를 진행하였다. 특히 본 연구에서는 CdTe 박막의 화학적 기계적 연마 특성을 분석하여 정규화를 통한 모델링을 수행하였다. 또한 화학적기계적연마 공정 전과 후의 표면 특성을 관찰하기 위해 SEM(scanning electron microscopy)과 AFM(atomic forced microscope)를 이용하였으며, 구조적 특성 관찰을 XRD(X-ray diffraction)를 사용하여 실험을 수행하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.218.2-218.2
• /
• 2014

그래핀은 높은 전기 전도도와 열전도도, 기계적 강도를 가지고 있고 동시에 높은 전자이동도($200,000cm^2{\cdot}V{\cdot}^1{\cdot}s{\cdot}^1$) 특성을 갖는 물질로써 차세대 소재로 각광받고 있다. 하지만 그래핀을 소자에 응용하기 위해서는 전사공정과 lithography 공정 과정에서 발생되는 PMMA(Poly methyl methacrylate) residue를 완벽하게 제거해야 하는 문제점이 있다. 특히, lithography 공정 중 완벽하게 PMMA residue 가 제거되지 않고 잔류해 있을 경우에 소자의 life time, performance에 악영향을 준다는 보고가 있다. 이와같은 문제를 해결하기 위해 화학적 cleaning, 열처리를 통한 cleaning, 전류 인가에 의한 cleaning과 같은 방법들을 이용하여 그래핀의 PMMA residue를 제거하는 공정들이 보고되고 있지만, 화학적 cleaning 방법의 경우 chloroform 이라는 독성물질 사용으로 인해 산업적으로 응용이 어렵고, 열처리 방법은 전극 등의 금속이 $200^{\circ}C$ 이상의 높은 온도에서 장시간 노출될 경우 쉽게 손상을 입으며, 전류 인가에 의한 cleaning 방법은 국부적으로만 효과를 볼 수 있기 때문에 lithography 공정 후 PMMA residue를 효과적으로 제거하기에는 한계를 보이고 있다. 본 연구에서는 Ar을 이용하는 Ion beam 시스템을 통해 beam energy를 제어함으로써 PMMA residue를 효과적으로 제거하는 연구를 진행하였다. 최적화된 플라즈마 발생 조건을 찾기 위해 QMS(Quadrupole Mass Spectrometer)를 이용하여 입사하는 ion energy와 flux 양을 컨트롤 하였고, 250 W에서 최적화된 ion energy distribution 영역이 존재한다는 것을 확인할 수 있었다. 또한, 25 Gauss 정도의 electro-magnetic field를 이용하여 Ar의 ion energy를 10 eV 이하로 낮추어 damage를 최소화함으로써 효과적으로 그래핀을 cleaning 할 수 있었다. Cleaning과정에서 ion bombardment에 의해 발생한 damage는 $250^{\circ}C$에서 6시간 동안 annealing 공정을 거치면서 회복되는 것을 Raman spectroscopy의 D peak ($1335cm{\cdot}^1$) / G peak ($1572cm{\cdot}^1$) ratio 로 확인할 수 있었고, PMMA residue의 cleaning 여부는 G peak ($1580cm{\cdot}^1$)의 blue shift와 2D peak ($2670cm{\cdot}^1$)의 red shift를 통해 확인하였다. 그리고 AFM (Atomic Force Microscopy)을 이용하여 cleaning 공정과정에서 RMS roughness가 4.99 nm에서 2.01 nm로 감소하는 것을 관찰하였다. 마지막으로, PMMA residue의 cleaning 정도를 정량적으로 분석하기 위해 XPS (X-ray Photoelectron Spectroscopy)를 이용하여 sp2 C-C bonding이 74.96%에서 87.66%로 증가함을 확인을 할 수 있었다.

• Journal of IKEEE
• /
• v.19 no.1
• /
• pp.41-44
• /
• 2015

Silicon trench process for bulk fin field effect transistor (finFET) is suggested without using chemical mechanical polishing (CMP) that cause contamination problems with chemical stuff. This process uses thickness difference of photo resistor spin coating and silicon nitride sacrificial layer. Planarization of silicon oxide and silicon trench formation can be performed with etching processes. In this work 50 nm silicon trench is fabricated with AZ 1512 photo resistor and process results are introduced.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.116.1-116.1
• /
• 2017

본 연구는 PVD와 CVD를 동시에 사용한 하이브리드 공정시스템을 이용하여 Ti를 도핑한 Diamond-like carbon(DLC) 코팅 전극의 특성 분석에 대한 내용을 다루고 있다. DLC는 높은 경도, 낮은 마찰 계수, 화학적 안정성 등의 좋은 기계적 물성을 가지고 있어 주로 내마모성이 요구되는 분야에 주로 적용되어 왔다. 또한 DLC는 넓은 전위창 및 낮은 백그라운드 전류 등의 전기화학적 특성을 가지고 있어 최근 전극용으로 전도유망한 소재로 주목받고 있지만, 높은 비저항과 낮은 접착력은 여전히 극복해야할 문제로 남아있다. 본 연구에서는 Plasma enhanced chemical vapor deposition (PECVD) 법과 High power impulse magnetron sputtering (HiPIMS) 기법을 동시에 사용하여 Ti/TiC 하지층과 그 위에 Ti-DLC 막을 증착하였고, Ti 함량에 따른 DLC 박막의 특성변화를 살펴보았다. PVD/CVD 하이브리드 증착법에 의한 하지층은 DLC막과 기판사이의 밀착력을 향상시켰고, 기존 PECVD법과 비교하였을 때 하이브리드 증착법은 DLC 박막의 증착률을 크게 증가시켰다. DLC 박막에 소량의 Ti가 들어가면 C-C $sp^2$ 구조가 증가하여 전기적, 전기화학적 특성이 향상되었고, Ti의 함량이 일정 이상 증가하면 TiC의 영향을 받아 전기적, 전기화학적 특성이 나빠지는 것을 알 수 있었다. 본 연구에서는 DLC를 전극으로 활용하기 위해 전기적 및 전기화학적 특성을 향상시키는 연구에 집중하였지만, 산업에 활용하기 위해서 기계적 물성향상과 수명에 관한 추가적인 연구가 이루어 진다면 DLC 전극 분야 발전에 많은 기여를 할 수 있을 것이라 생각한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.11a
• /
• pp.370-371
• /
• 2006

본 연구에서는 PZT박막의 강 유전 캐패시터 제작을 위한 연구로, 4-inch크기의 $SiO_2$/Pt/Ti/Si가 증착된 웨이퍼를 습식 식각하여 $SiO_2$ 패턴(0.8um)을 형성하였고, PZT박막의 캐패시터 제작을 위해 패턴 웨이퍼에 $Pb_{1.1}$($Zr_{0.52}Ti_{0.48}$)$O_3$조성을 갖는 PZT를 증착하였다. $600^{\circ}C$에서 열처리 후 페로브스카이트 구조를 가지는 PZT 박막의 CMP(chemical mechanical polishing) 공정에 따른 전기적 특성을 연구하였다. 강유전체 소자 적용을 위한 CMP 공정으로 제조된 PZT 박막 캐패시터의 P-E특성, I-V특성, 피로특성 등의 전기적 특성을 측정하였다.