• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.135-135
• /
• 2011

최근, 아이팟, 아이패드, 스마트폰 등의 휴대정보 기기의 수요가 급격히 증가하면서, 고집적성(테라비트급), 초소형, 초고속성, 고신뢰성을 확보할 수 있는 나노스케일(nano-scale)의 비휘발성 메모리(Non-volatile Memory; NVM) 소자 개발에 많은 연구가 집중되고 있다. 현재, 기존 CMOS 반도체 공정과 호환성이 우수하면서 고집적성의 특성이 가능한 전하트랩 플래시(Chrage Trap Flash : CTF) 메모리 소자가 차세대 비휘발성 메모리로써 각광 받고 있다. 하지만, 이러한 CTF 소자가 32 nm 이하로 스케일 다운이 되면서, ONO 층의 크기와 두께가 상당히 작고 얇아짐에 따라, 메모리 트랩수가 상당히 줄어들기 때문에 프로그램/소거 상태를 인지하는 메모리 윈도우의 마진을 확보하는데 어려움이 있다. 본 논문에서는 500 nm 크기를 갖는 폴리스티렌 비드(bead)를 이용한 나노 리소그래피 공정으로 질화막 표면에 roughness를 주어, 질화막과 블로킹 산화막의 경계면에 메모리 트랩의 표면적이 증가시켜, 메모리 윈도우 증가와 프로그램 속도를 개선을 구현하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.95-95
• /
• 2000

탄소나노튜브는 그 고유한 전자적, 기계적 특성 때문에 미래의 여러 전자부품 소재로서의 무한한 가능성을 지니고 잇는 것으로 알려져 있으며, 최근에는 디스플레이의 전자방출소자로서 관심이 집중되고 있다. 특히, 큰 aspect ratio를 갖는 나노튜브의 특성 때문에 높은 전계향상효과를 얻을 수 있으므로, 전계방출디스플레이의 음극소재로서 유망하다. 하지만 탄소나노튜브가 전계방출디스플레이의 음극소재로서 적용되기 위해서는 수직배향, 전자방출의 ebs일성 및 장시간 안정성, 그리고 낮은 온도에서의 성장 등의 문제점들이 해결되어야만 한다. 탄소나노튜브의 여러 제조방법들 중에서 위에서 제시된 문제점들을 해결할 수 있는 것으로써 CVD 법이 제일 유망하며, 이는 CVD 공정이 여러 제조 방법들 중에서 가장 낮은 온도조건에서 나노튜브의 합성이 가능하고, 저가격, 특히 응용 디바이스에 기존의 공정과 호환하여 사용될 수 있는 장점이 있기 때문이다. 본 연구에서는 열 CVD 공정에 의해서 탄소나노튜브를 제조한후, 그 물성 및 전계 방출 특성을 평가하였다. 특히 CVD 공정을 이용한 탄소나노튜브의 제조시 필수적으로 요구되는 촉매의 형태 및 물성을 바꾸어 줌으로써, 성장하는 나노튜브의 수직 배향성, 밀도 등의 물성을 변화시켰으며, 촉매가 나노튜브의 성장에 미치는 영향을 고찰하였다. 이러한 다양한 물성 및 형태를 갖는 나노튜브를 제조한 후, 형광체를 이용한 발광형상을 통해 전계방출 현상을 관찰함으로써, 전계방출소재로서의 우수한 특성을 나타낼 수 있는 탄소나노튜브의 제조조건을 확립하고자 하였다. 또한 고밀도의 탄소나노튜브에서 나타날 수 있는 방출면적의 감소 및 불균일성을 해결하고자 탄소나노튜브를 기판에 선택적으로 성장시킴으로써 해결하고자 하였다. 또한 위에서 언급된 열 CVD 공정을 이용한 탄소나노튜브의 제조 및 평가 이외에 보다 더 낮은 온도에서의 탄소나노튜브 합성을 위하여 본 연구에서는 열 CVD 공정에 플라즈마를 첨가하여 저온합성을 유도하였다. 일반적인 열CVD 공정은 80$0^{\circ}C$에서 진행되었으나 플라즈마를 도입한 공정에서는 그 제조온도를 $600^{\circ}C$정도로 낮출 수 있었으며, 이에 따른 물성 및 전계 방출 특성을 위와 비교, 평가하였다.

• 대한전자공학회논문지
• /
• 제20권3호
• /
• pp.33-39
• /
• 1983

종래의 쇼트키 다이오드들이 가지는 금속중첩 및 P보호환 구조와 비교하여 금속-반도체 접합면 가장자리에 얇은 계단형 산화막(약1000Å) 구조를 갖는 새로운 소자들을 설계 제작하였다. 별은 계단형 산화막의 형성은 T.C.E. 산화공정으로 처리하였으며 이러한 새로운 소자들의 항복현상을 비교 검토하기 위하여 이들과 함께 동일한 소자 크기를 갖는 종래의 금속 중첩 쇼트키 다이오드와 P보호환 쇼트키 다이오드를 같은 폐이퍼상에 집적시켰고 항복전압에 대한 측정을 통해 고찰해 본 결과 금속-반도체 접합면 가장자리에 얇은 계단형 산화막 구조를 갖는 소자들은 종래의 쇼트키 다이오드들에 비해 항복현상에 있어서 월등한 개선을 보여 주는 것으로 나타났다.

• 한국콘텐츠학회논문지
• /
• 제5권5호
• /
• pp.17-25
• /
• 2005

본 논문은 PCB 생산 자동화를 위한 데이터 변환 시스템을 구현한다. CAD로 설계한 데이터는 PCB 생산라인과의 데이터 호환을 이루지 못하기 때문에 데이터 호환을 갖는 자동화 시스템이 필요하다. 본 논문에서는 PCB 생산 자동화를 위한 PCB 부품 정보를 분석하고 IC 부품 정보를 DB로 구축한다. CAD 설계자의 Human error 검출 알고리즘을 개발하고, PCB 생산 라인에 적합한 데이터로 변환하는 알고리즘을 개발한다. PCB 생산라인의 부품의 정보 추가, 수정하기 위한 데이터 변환 인터페이스를 설계 및 구현한다. 기존의 수작업 공정을 자동화함으로서 처리속도를 대폭 개선하였으며, 신뢰성 있는 칙적화된 데이터로 PCB 생산 자동화에 일조를 할 수 있다.

• 전자통신동향분석
• /
• 제36권3호
• /
• pp.12-22
• /
• 2021

Since the technical realization of self-aligned planar complementary metal-oxide-semiconductor field-effect transistors in 1960s, semiconductor manufacturing has aggressively pursued scaling that fruitfully resulted in tremendous advancement in device performances and realization of features sizes smaller than 10 nm. Due to many intrinsic material and technical obstacles, continuing the scaling progress of semiconductor devices has become increasingly arduous. As an effort to circumvent the areal limit, stacking devices in a three-dimensional fashion has been suggested. This approach is commonly called monolithic three-dimensional (M3D) integration. In this work, we examined technical issues that need to be addressed and overcome to fully realize energy efficiency, short latency and cost competency. Full-fledged M3D technologies are expected to contribute to various new fields of artificial intelligence, autonomous gadgets and unknowns, which are to be discovered.

• 대한환경공학회지
• /
• 제27권5호
• /
• pp.491-498
• /
• 2005

B시 J하수처리장은 질소성분의 제거를 위해 메탄올을 외부탄소원으로 이용하고 있다. 메탄올은 외부탄소원으로 널리 쓰이고 있으나 고가의 약품비용과 취급상 위험도가 높아 약품비 절감을 위해 저렴한 대체 탄소원의 개발이 요구되었다. 정밀화학 부산물(보습코팅제 부산물)은 한외여과막을 이용 셀룰로오스와 같은 고분자 물질을 제거하여 유기성분 중 RBDCOD(readily biodegradable chemical oxygen demand) 비율을 $98{\sim}99%$(COD기준)로 상승시켰다. 이 정밀화학 부산물의 주유기성분은 메탄올(methanol), 프로필렌글리콜(prophylenglycol), 메톡시프로판올(methoxypropanol)로 모두 알콜기를 가지고 있어 메탄올과 탄소원 호환성을 가진다. 때문에 대체탄소원으로 빠르게 순응되며, 수급차질 등의 비상 시 갑작스런 메탄을 사용에도 순응에 따른 지체기간 없이 공정을 운용할 수 있다. 현장적용평가에서 정밀화학 부산물을 대체외부탄소원으로 사용한 실험군은 메탄올을 투입하는 대조군과 비교하여 동등의 처리 성능 및 수질 안정성을 얻었다. 이 결과를 바탕으로 J하수처리장 고도처리 공정 3개 계열 중 2개 계열의 외부탄소원을 전량 정밀화학 부산물로 대체하였으며, 탄소원 교체 계열의 경우 55.4%의 외부탄소원비용 절감 효과가 예상된다.

• 마이크로전자및패키징학회지
• /
• 제19권3호
• /
• pp.37-41
• /
• 2012

Cu 본딩을 이용한 웨이퍼 레벨 적층 기술은 고밀도 DRAM 이나 고성능 Logic 소자 적층 또는 이종소자 적층의 핵심 기술로 매우 중요시 되고 있다. Cu 본딩 공정을 최적화하기 위해서는 Cu chemical mechanical polishing(CMP)공정 개발이 필수적이며, 본딩층 평탄화를 위한 중요한 핵심 기술이라 하겠다. 특히 Logic 소자 응용에서는 ultra low-k 유전체와 호환성이 좋은 Ti barrier를 선호하는데, Ti barrier는 전기화학적으로 Cu CMP 슬러리에 영향을 받는 경우가 많다. 본 연구에서는 웨이퍼 레벨 Cu 본딩 기술을 위한 Ti/Cu 배선 구조의 Cu CMP 공정 기술을 연구하였다. 다마싱(damascene) 공정으로 Cu CMP 웨이퍼 시편을 제작하였고, 두 종류의 슬러리를 비교 분석 하였다. Cu 연마율(removal rate)과 슬러리에 대한 $SiO_2$와 Ti barrier의 선택비(selectivity)를 측정하였으며, 라인 폭과 금속 패턴 밀도에 대한 Cu dishing과 oxide erosion을 평가하였다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2005년도 춘계 종합학술대회 논문집
• /
• pp.401-405
• /
• 2005

본 연구는 PCB 생산 자동화를 위한 데이터 변환 시스템을 구현하였다. CAD로 설계한 데이터는 PCB 생산라인과의 데이터 호환을 이루지않기 때문에 CAD로 설계한 PCB 부품 정보를 분석하여 Human Error 검출 알고리즘을 개발하였고, 자동화를 위한 IC 부품들의 정보를 DB로 구축하였으며 PCB 생산 라인에 적합한 데이터로 변환하는 알고리즘과 부품의 정보 추가, 수정하기 위한 시스템을 구축하였고, 사용자 인터페이스를 설계 및 구현하였다. 기존의 수작업 공정을 자동화함으로서 1-2일 정도의 시간을 수분 이내로 단축하였고 데이터의 신뢰성과 효율적인 PCB 생산 라인을 향상시킬 수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.494-503
• /
• 2003

본 논문에서는 각종 전자화폐 및 신용카드를 수용할 수 있도록 WindowsCE 운영체제를 지원하고, 국제적인 표준인 ISO-7816과 호환 가능한 IC카드용 칩의 구현에 관해 기술하였으며, 고성능의 32비트 ARM720T Core와 AES(Advanced Encryption System) 암호 모듈을 내장한 IC카드 칩 의 구성 방법에 관해 제안하였다. 본 논문에서 제안한 IC카드 칩 은 T=0, T=1 프로토콜을 지원하는 6개의 ISO 7816 전용 인터페이스포함하고 있으며, 이중 2개는 사용자카드와의 인터페이스를 위해 사용되고 나머지 4개는 SAM 카드와 인터페이스를 위해 사용되도록 설계되었다. 본 논문에서 제안한 IC카드 인터페이스 칩 은 소프트웨어 기반의 인터페이스 칩 과 비교해 약 70%의 속도 향상을 얻을 수 있었으며, 하이닉스의 0.35um 공정을 이용해 제작 검증하였다.닉스의 0.35um 공정을 이용해 제작 검증하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.142-142
• /
• 2012

최근 반도체 산업의 발전과 동시에 소자의 집적화에 따른 단채널 효과가 문제되고 있다. 채널 영역에 대한 게이트 영역의 제어능력이 떨어지면서 누설전류의 증가, 문턱전압의 변화가 발생하며, 이를 개선하기 위해 이중게이트 혹은 다중게이트 구조의 트랜지스터가 제안되었다. 하지만 채널길이가 수십나노미터 영역으로 줄어듦에 따라 소스/드레인과 채널간의 접합형성이 어렵고, 고온에서 열처리 과정을 거칠 경우 채널의 유효길이를 제어하기 힘들어진다. 최근에 제안된 Junctionless 트랜지스터의 경우, 소스/드레인과 채널간의 접합이 없기 때문에 접합형성 시 발생하는 공정상의 문제뿐만 아니라 누설전류영역을 개선하며, 기존의 CMOS 공정과 호환되는 이점이 있다. 한편, 집적화되는 반도체 기술에 따라, 동작 시 발생하는 스트레스가 소자의 신뢰성에 중요한 요인으로 작용하게 되며, 현재 Junctionless 트랜지스터의 신뢰성 특성에 관한 연구가 부족한 상황이다. 따라서, 본 연구에서는 Junctionless 트랜지스터의 NBTI 특성과 hot carrier effect에 의한 신뢰성 특성을 분석하였다. Junctionless 트랜지스터의 경우, 축적모드로 동작하기 때문에 스트레스에 의해 유기되는 캐리어의 에너지가 낮다. 그 결과, 반전모드로 동작하는 Junction type의 트랜지스터에 비해 스트레스에 의한 subthreshold swing 기울기의 열화와 문턱전압의 이동이 감소하였다. 또한 소스/드레인과 채널간의 접합이 없기 때문에 hot carrier effect에 의한 게이트 절연막 및 계면에서의 열화가 개선되었다.