• Journal of the Korea Computer Industry Society
• /
• v.3 no.8
• /
• pp.989-998
• /
• 2002

The waiting delays of users are inevitable in this policy since the services are not taken immediately upon requests but upon every scheduling points. An inefficient management of such delays makes m unfair service to users and increases the possibility of higher reneging rates. This paper proposes an leagued batching scheduling scheme which improves the average waiting time of users requests and reduces the starvation problem of users requesting less popular movies. The proposed scheme given intervals based on the league which reflect the disk partitions service patterns and user requests. Experimental results of simulations show that the proposed scheme improves about 18 percentage of average waiting time comparing with those of conventional methods such as FCFS and MQL.

• Journal of IKEEE
• /
• v.21 no.4
• /
• pp.416-419
• /
• 2017

In this paper, we propose a new digital delay-locked loop (DLL) for high-speed DDR3/DDR4 SDRAMs. The proposed digital DLL adopts a fine delay line using phase interpolation to eliminate the jitter increase problem due to the boundary switching problem. In addition, the proposed digital DLL utilizes a new gradual search algorithm to eliminate the harmonic lock problem. The proposed digital DLL is designed with a 1.1 V, 38-nm CMOS DRAM process and has a frequency operating range of 0.25-2.0 GHz. It has a peak-to-peak jitter of 1.1 ps at 2.0 GHz and has a power consumption of about 13 mW.

• Journal of IKEEE
• /
• v.23 no.3
• /
• pp.878-882
• /
• 2019

XOR(exclusive-OR)-XNOR(exclusive NOR) circuit is a basic component of 4-2 compressor for high performance arithmetic operation. In this paper we propose an energy efficient XOR-XNOR circuit. The proposed circuit is reduced the internal parasitic capacitance in critical path and implemented with 8 transistors. The circuit produces a perfect output signals for all input combinations. Compared with the previous circuits, the proposed circuit has a 14.5% reduction in propagation delay time and a 1.7% increase in power consumption. Therefore, the proposed XOR-XNOR is reduced power-delay- product (PDP) by 13.1% and energy-delay-product (EDP) by 26.0%. The proposed circuits are implemented with standard CMOS 0.18um technology and verified through SPICE simulation with 1.8V supply voltage.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.5
• /
• pp.87-93
• /
• 2010

This paper presents a high resolution, wide input range 2-step time-to-digital converter used in digital PLL. TDC is used to compare the DPLL output frequency with reference frequency and should be implemented with high resolution to improve the phase noise of DPLL. The conventional TDC consists of delay line realized inverters, whose resolution is determined by delay time of inverter and transistor size, resulting in limited resolution. In this paper, 2-step TDC with phase-interpolation and Time Amplifier is proposed to meet the high resolution and wide input range by implement the delay time less than an inverter delay. The gain of Time Amplifier is improved by using the delay time difference between two inverters. It is implemented in $0.13{\mu}m$ CMOS process and the die area is $800{\mu}m{\times}850{\mu}m$ Current consumption is 12 mA at the supply voltage of 1.2 V. The resolution and input range of the proposed TDC are 0.357 ps and 200 ps, respectively.

• Journal of Advanced Navigation Technology
• /
• v.19 no.6
• /
• pp.636-642
• /
• 2015

This paper presents an application of heuristic harmony search (HS) optimization algorithm for the identification of linear continuous time-delay system from step response. Identification model is first-order plus dead time (FOPDT), which describes a linear monotonic process quite well in most chemical processes and HAVC process and is often sufficient for PID controller tuning. This recently developed HS algorithm is conceptualized using the musical process of searching for a perfect state of harmony. It uses a stochastic random search instead of a gradient search so that derivative information is unnecessary. The effectiveness of the identification method has been demonstrated through a number of simulation examples.

• Proceedings of the Korean DIstribution Association Conference
• /
• 2006.08a
• /
• pp.21-46
• /
• 2006

본 연구에서는 인터넷 쇼핑몰에서 불만족을 경험한 고객들의 불평요인 및 불평행동유형을 파악하고, 쇼핑몰 업체의 불평처리방법에 대한 평가를 바탕으로 효과적인 불평처리방안을 제시하였다. 연구 결과 불평행동을 하는 고객의 유형은 직접행동파, 사적행동파, 소극행동파, 적극행동파 등으로 구분되었다. 이 가운데 사적행동파가 가장 높게 나타나 인터넷 환경에서는 사적행동파에 대한 효과적인 불평처리 방안에 관한 노력이 가장 필요한 것으로 확인되었다. 직접행동파는 해당 쇼핑몰 업체에게 직접 문제해결을 요구하기 때문에 불평처리에 대한 공정성, 불평 후 만족과 충성도 측면에서 가장 효과적인 것으로 확인되었다. 그리고 고객의 모든 불평행동유형에서 가장 심각한 불만족 요인으로는 배송오류 및 지연과 제품결함인 것으로 확인되었지만, 사적행동파와 소극행동파는 부정확한 정보제공과 과장광고 등을 심각하게 생각하고 있었다. 인터넷 쇼핑몰 업체는 불평고객들의 불평해결을 위해 직접적인 접촉을 할 경우 가장 효과적인 불평처리를 할 수 있기 때문에 사적행동파와 소극행동파의 불평행동을 유발하기 위한 노력이 필요하다. 또한 쇼핑몰 관리자의 불친절 및 반응은 심각한 불만족 요인은 아니지만, 배송오류 및 지연과 제품결함과 같은 심각한 불만족요인에 대해서는 직접적인 사과 및 쇼핑몰 관리자의 친절한 태도를 포함하여 현금 환불 등 불평처리를 해야 한다. 그리고 고객의 관점에서 인터넷 쇼핑몰을 보다 편리하고 유용하게 설계할 필요가 있다.

• Korean Chemical Engineering Research
• /
• v.46 no.5
• /
• pp.949-957
• /
• 2008

Estimating the first order plus time delay model on the basis of the step responses has been widely used in industry for the tuning of PID controllers. Even though various model identification methods from simple graphical approaches to complicated approaches based on least squares method have been proposed, simple approaches to incorporate noisy step responses are rarely available. In this research, we will compare and analyze recent approaches using the integrals of the step responses and develop an improved identification method to incorporate real situations more effectively.

• 월간 기계설비
• /
• s.274
• /
• pp.52-60
• /
• 2013

종합건설업체 10곳 중 4곳은 민간건설공사를 완공하고도 대금을 받지 못한 경험이 있는 것으로 조사됐다. 한국건설산업연구원은 지난해 9~10월 종합건설업체 254개사를 대상으로 민간 건설공사 불공정시태를 조사한 결과 공사 완공 후 대금을 수령하지 못한 곳은 전체의 39%로 나타났다고 밝혔다. 공사대금 미지급 원인으로는 수급자의 57%가 발주자의 지급 의지 부족과 도덕적 해이를 꼽았다. 건설산업연구원은 이같은 내용을 지난 1월 발표한 '민간 건설공사 대금 지급 및 공정성 확보방안 보고서'를 통해 밝혔으며, 민간 건설공사 도급계약 수행 과정에서 발생하는 발주자의 불공정을 개선하고 수급인의 공사대금 확보를 위한 제도적 장치 마련과 함께 건설산업의 선진화 및 경제 민주화를 달성해야 한다고 주장했다. 본지는 대금지급 지연 등 불공정 행위가 만연한 가운데 우선 원도급의 실태를 알아보기 위하여 건산연이 발간한 '민간 건설공사 대급 지급 및 공정성 확보방안 보고서 내용을 간추려 게재한다.

• Proceedings of the KIEE Conference
• /
• 2005.07d
• /
• pp.2549-2551
• /
• 2005

본 논문은 제어 공정의 파라미터의 동정과 축소모델을 이용하여 선형 및 비선형 특성을 고려한 PID 제어기 설계를 제안하였다. 제어기 파라미터값은 2차의 지연시간을 갖는 축소 모델의 파라미터값에 의해 결정되며, 외란 및 제어 공정의 파라미터 값이 변할 때에는 실제 모델의 동정을 통해 구하며, 또한 실제 공정과 축소 모델의 관계식을 통해 제어 파라미터 값을 실시간으로 보정하여 제어한다. 시뮬레이션을 통하여 실시간 모델 동정 및 제어 파라미터 값이 보정됨을 확인 할 수 있다.

• Proceedings of the KIEE Conference
• /
• 2002.07d
• /
• pp.2152-2154
• /
• 2002

신경망을 이용한 적응제어는 학습능력에 따라 외란작용에 스스로 대처하고, 정밀한 제어가 가능하지만 학습파라미터가 최적화되기 전에는 불안정한 제어응답을 보인다. 퍼지논리는 전문가의 경험을 논리화한 것으로 제어특성은 좋으나, 외란에 대한 적응력이 부족하여 계속적인 오프셋이 발생할 수 있다. 따라서, 퍼지와 신경망을 시스템의 동특성에 따라 혼용한 제어방식을 제시하고, 시뮬레이션으로 시간지연이 있는 CSTH의 온도와 비선형 공정인 pH 중화공정에 적용하여 단순신경망 제어어보다 개선된 제어응답 특성을 얻었다.