• 정보보호학회논문지
• /
• 제10권1호
• /
• pp.89-97
• /
• 2000

공개키 암호 시스템 중에서 가장 널리 사용되는 RSA 암호 시스템은 키의 분배와 권리가 용이하고, 디지털 서명이 가능한 장점이 있으나, 암호화와 복호화 과정에서 512 비트 이상의 큰 수에 대한 멱승과 모듈라 감소 연산이 요구되기 때문에 처리 속도의 지연이 큰 문제가 되므로 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 RSA 암호 칩을 VHDL을 이용하여 모델링하고 Faraday FG7000A 라이브러리를 이용하여 합성하고 타이밍 검증하여 단일 칩 IC로 구현하였다. 구현된 암호 칩은 75,000 게이트 수준으로 합성되었으며, 동작 주파수는 50MHz이고 1회의 RSA 연산을 수행하는데 소요되는 전체 클럭 사이클은 0.25M이며 512비트 당 처리 속도는 102.4Kbit/s였다.

• 항공우주산업기술동향
• /
• 제8권2호
• /
• pp.15-23
• /
• 2010

본 논문에서는 최근에 개발된 위성 데이터 후처리 시스템의 동향에 대해 기술 하고자 한다. 위성 데이터 후처리 시스템은 위성의 텔레메트리를 분석하고 위성의 상태를 파악하는데 사용되는 시스템으로 빠른 처리속도, 데이터 도시화, 사용의 용이성, 그리고 범용성의 요구사항을 갖는다. 본 논문에서는 이러한 요구사항을 만족시키기 위해 여러 위성 데이터 후처리 시스템이 어떻게 설계되고 구현되었는지를 살펴본다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2003년도 추계학술대회 논문요약집
• /
• pp.63-63
• /
• 2003

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.873-876
• /
• 2001

본 논문에서는 고속 데이터 전송을 위한 OFDM (Orthogonal Frequency Division Multiplex) 시스템용 고속 FFT 프로세서를 제안한다. 적은 하드웨어 크기를 만족하기 위해 단일 메모리 구조를 채택하였으며 고속 연산을 위해 Radix-4 알고리즘과 메모리 뱅크 구조를 사용하였다. 또한, 버터 플라이 출력이 입력 데이터의 위치에 저장되는 In-place 메모리 구조를 갖는다. 설계한 프로세서는 VHDL로 모델링하여 삼성 0.5㎛ SOG 공정으로 합성하였으며 메모리를 제외한 전체 게이트 수가 98,326개를 보였다. 동작속도는 42MHz로 256-포인트 연산이 6㎲에 처리 가능한 구조이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (2)
• /
• pp.802-804
• /
• 2005

지능 시스템에 사용되는 퍼지 데이터를 고속으로 처리하기 위한 퍼지 제어시스템의 중요한 문제점들 중의 하나는 퍼지 추론 및 비퍼지화 단계에서의 수행속도의 개선이다. 특히 후건부의 계산 및 비퍼지화 단계에서의 고속 연산이 더욱 중요하다. 따라서 본 논문에서는 퍼지 제어기의 속도향상을 위해 후건부 단계에서 [0,1]의 실수 연산을 하지 않고, 퍼지 소속함수의 값을 정수형 격자 (400×30)에 매핑시켜 고속의 정수 덧셈 연산만으로 수행할 수 있는 알고리듬을 제안한다.

• 한국통신학회논문지
• /
• 제26권5B호
• /
• pp.554-560
• /
• 2001

통신망의 급격한 발전과 통신 속도의 향상에 따라 암호 알고리듬의 고속화 필요성이 절실하다. 본 논문에서는 LFSR을 고속화하기 위하여 한 클럭에 m번의 이동이 이루어지는 고속 병렬형 PS-LFSR을 제안하였고, 이를 기본으로 다수의 키 수열 발생기를 병렬 연결하여 속도를 개선시킨 병렬형 스트림 암호를 제안하였다. 그리고 병렬형 스트림 암호 예로서 m-병렬 합산 수열 발생기(m-parallel SUM-BSG)를 제안하여 m=8인 병렬 발생기를 세부 설계 예시하였으며, 제안된 발생기는 기존의 비도 수준을 유지하면서 처리 속도를 m배 높을 수 있음을 확인하였다.

• 기술사
• /
• 제37권3호
• /
• pp.42-46
• /
• 2004

지난 2004. 3. 30 오전 10시 서울역 광장에서 고건 현 대통령 권한대행과 강동석 건설교통부 장관, 각계인사 등 1,800여명 참석한 가운데 경부고속철도 개통식이 거행되었다. 경부고속철도의 개통이 국민소득 20,000불 시대, 다함께 잘사는 새로운 대한민국을 향해 나아가는 뜻 깊은 계기가 될 것이며 우리 국민생활을 반나절 생활권으로 단축시키고 21세기 우리가 만들어갈 번영의 기반이 될 것이고 고속철도가 우리에게 가져다주는 속도의 혁명이 국토종합개발 및 균형발전을 촉진하고 우리 국민이 풍요롭게 잘사는 사회 구축의 견인차 역할을 다 할 것이다.(중략)

• 정보처리학회논문지A
• /
• 제11A권3호
• /
• pp.115-128
• /
• 2004

세계의 프린터 시장이 지속적으로 성장하고 있으며 특히 네트워킹의 확대에 따라 프린팅 서비스 스테이션으로 활용할 수 있는 고속프린터에 대한 수요가 급증하고 있다. 그러나 현재까지 중ㆍ저속프린터의 인쇄화질과 응용프로그램에 관련된 연구만이 보고되고 있을 뿐 고속프린터지 구조와 속도에 대한 연구는 거의 이루어지지 많고 있다. 따라서 고속프린터의 구조와 속도에 대한 연구가 절실하다. 본 논문에서는 고속 인쇄를 위한 요구사항을 충족시키는 고속프린터의 구성요소를 정의하고 각 구성요소의 상호작용 및 프린터의 전체 성능에 미치는 영향을 분석하였다. 이를 토대로 최고 163.52 PPM의 성능을 갖는 고속프린터의 최적사양을 정의하였다. 또한 본 논문은 고속프린터의 성능과 구조에 대한 선구적인 연구결과 및 방법론을 제시한다는 측면에서 그 중요성을 갖는다.

• 한국항행학회논문지
• /
• 제20권6호
• /
• pp.612-616
• /
• 2016

감마선이 존재하는 시설물에서는 발생 즉시 이를 발견하여 처리해야 하며 이와 관련하여 무작위적으로 발생하는 신호를 처리하는 소프트웨어적인 방법을 사용하기도 하나 소프트웨어의 메모리 용량과 처리시간이 커지게 된다. 한편 하드웨어적인 방법으로 신호처리할 수 있는 회로가 일반화되어 있으나 발생 신호의 크기가 미약하고 속도가 고속인 경우에는 이에 대응하지 못한다. 하드웨어적으로 효과적으로 신호처리하려면 값이 매우 비싼 부품과 복잡한 회로를 필요로 한다. 따라서 본 연구에서는 크기는 미약하지만 속도가 고속인 감마선 발생신호에 대해서 하드웨어적으로 간단한 피크홀드 회로를 개발하여 피크 시점에서 ADC가 신호값을 직접 읽어냄으로써 감마선 신호의 피크치를 검출하는 회로를 연구, 개발하였다. 이러한 방법으로 하면 복잡한 소프트웨어 신호처리 방법을 사용하지 않고도 고속 발생신호를 효과적으로 포착할 수 있으므로 감마선의 존재가 농후한 방사능 환경에서 이를 사용하기에 적합하다.

• 전자공학회논문지SC
• /
• 제39권3호
• /
• pp.220-227
• /
• 2002

프랙탈 영상압축의 고속처리를 위한 일차원 VLSI 어레이를 설계하였다. 기존의 제안된 일차원 VLSI 어레이에서 중첩되는 이웃의 정의역블럭의 데이터들을 재사용하므로서 전체 연산에 필요한 데이터의 총입력 횟수를 감소시키고, 이로 인한 전체 처리시간을 줄였다. 어레이로 입력되는 데이터의존관계를 고려하여, 입력순서가 적절히 조정되었으며, 이에 따라 처리요소들을 설계하였다. 몇몇 처리요소에는 데이터의 저장 및 경로설정을 위한 레지스터와 멀티플렉서들이 추가되었다. 따라서 영상의 크기가 N이고 블럭의 크기가 B인 경우, 이 설계는 적은 하드웨어를 추가하여 기존의 어레이보다 처리속도가 (N-4B)/4(N-B)배 향상되었다.