• Electrical & Electronic Materials
• /
• v.3 no.3
• /
• pp.195-204
• /
• 1990

본 논문에서는 컴퓨터를 근본으로 한 Deep Level Transient Spectroscopy (DLTS) 장치를 구성하고 이를 이용하여 P형 Si MOS 캐패시터의 Si- $SiO_{2}$ 계면상태를 측정하여 트랩의 활성화에너지와 포획단면적 그리고 계면트랩밀도를 조사하였다. 실리콘 band gap내에 연속적으로 분포하고 있는 계면트랩을 상세히 고찰하기 위해 quiescent 전압의 위치를 변화시키면서 0.1volt의 미소한 펄스를 MOS에 주입하여 그 각각이 분리된 트랩이라고 생각되는 매우 좁은 에너지 영역에서 나오는 DLTS신호를 측정하였다. 또한 quiescent 전압의 위치, 주입펄스전압의 진폭 그리고 rate window의 선택이 DLTS 신호에 미치는 영향 등을 조사하였다. 측정결과, 계면트랩의 활성화에너지는 가전자대로 부터 0.16-0.45eV이고 포획단면적은 1.3*$10^{-19}$~3.2*$10^{-15}$$cm^{2}$, 계면트랩밀도는 1.8*$10^{10}$ ~ 2.5*$10^{11}$$cm^{-2}$e$V^{-1}$로 측정되었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.163-163
• /
• 2010

중적외선 영역 ($3{\sim}5\;{\mu}m$)은 공기 중에 존재하는 이산화탄소나 수증기에 의해 흡수가 일어나지 않기 때문에 군사적으로 중요한 파장 영역이며, 야간에 적을 탐지하는데 응용되고 있다. InSb는 77 K에서 중적외선 파장 흡수에 적합한 밴드갭 에너지 (0.228 eV)를 갖고 있으며, 다른 화합물 반도체와 달리 전하 수송자 이동도 (전자: $10^6\;cm^2/Vs$, 정공: $10^4\;cm^2/Vs$)가 매우 빠르기 때문에 적외선 화상 감지기 재료로 매우 적합하다. 또한 현재 중적외선 영역대에서 널리 사용되는 HgCdTe (MCT)와 대등한 소자 성능을 나타냄과 동시에 낮은 기판 가격, 소자의 제작 용이성 때문에 MCT를 대체할 물질로 주목 받고 있다. 하지만, 기판과 절연막의 계면에 존재하는 결함 때문에 에너지 밴드갭 내에 에너지 준위를 형성하여 높은 누설 전류 특성을 보인다. 따라서 InSb 적외선 소자의 구현을 위하여 고품질의 절연막의 연구가 필수적이라고 할 수 있겠다. 절연막의 특성을 알아보기 위해, n형 InSb 기판에 플라즈마 화학 기상 증착법 (PECVD)을 이용하여 $SiO_2$, $Si_3N_4$를 증착하였으며, 증착 온도를 $120^{\circ}C$에서 $240^{\circ}C$까지 $40^{\circ}C$ 간격으로 변화하여 증착온도가 미치는 영향에 대하여 알아보았다. 절연막과 기판의 계면 특성을 분석하기 위하여 77 K에서 커패시턴스-전압 (C-V) 분석을 하였으며, 계면 트랩 밀도는 Terman method를 이용하여 계산하였다 [1]. $Si_3N_4$를 증착하였을 경우, $120{\sim}240^{\circ}C$의 증착 온도에서 $2.4{\sim}4.9{\times}10^{12}\;cm^{-2}eV^{-1}$의 계면 트랩 밀도를 가졌으며, 증착 온도가 증가할수록 계면 트랩 밀도가 증가하는 경향을 보였다. 또한 모든 증착 온도에서 flat band voltage가 음의 전압으로 이동하였다. $SiO_2$의 경우 $120{\sim}200^{\circ}C$의 증착온도에서 $7.1{\sim}7.3{\times}10^{11}\;cm^{-2}eV^{-1}$의 계면 트랩 밀도 값을 보였으나, $240^{\circ}C$ 이상에서 계면 트랩밀도가 $12{\times}10^{11}\;cm^{-2}eV^{-1}$로 크게 증가하였다. $SiO_2$ 절연막을 사용함으로써, $Si_3N_4$ 대비 약 25% 정도 낮은 계면 트랩 밀도를 얻을 수 있었으며, 모든 증착 온도에서 양의 전압으로 flat band voltage가 이동하였다. 두 절연막에 대한 계면 트랩의 원인을 분석하기 위하여 XPS 측정을 진행하였으며, 깊이에 따른 조성 분석을 하였다. 본 실험에서 최적화된 $SiO_2$ 절연막을 이용하여 InSb 소자의 pn 접합 연구를 진행하였다. Be+ 이온 주입을 진행하고, 급속열처리(RTA) 공정을 통하여 p층을 형성하였다. -0.1 V에서 16 nA의 누설 전류 값을 보였으며, $2.6{\times}10^3\;{\Omega}\;cm^2$의 RoA (zero bias resistance area)를 얻을 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.57-58
• /
• 2011

III-V족 화합물 반도체의 일종인 InSb는 77 K에서 0.23 eV의 작은 밴드 갭을 가지며 높은 전하 이동도를 가지고 있기 때문에 대기권에서 전자파 흡수가 일어나지 않는 3~5 ${\mu}m$범위의 장파장 적외선 감지가 가능하여 중적외선 감지 소자로 이용되고 있다. 하지만 InSb는 밴드 갭이 매우 작기 때문에, 소자 제작시 누설전류에 의한 소자 특성의 저하가 문제시 되고 있다. 또한 다른 화합물 반도체에 비해 녹는점이 낮고, 휘발성이 강한 5족 원소인 Sb의 승화로 기판의 화학양론적 조성비(stoichiometry)가 변하기 쉬워, 계면특성 저하의 원인이 된다. 따라서 우수한 특성을 가지는 적외선 소자의 구현을 위해서, 저온에서 계면 특성이 우수한 고품질의 절연막 증착 연구가 필수적이다. 본 연구에서는 InSb 기판 위에 $SiO_2$, $Si_3N_4$의 절연막 형성시 증착온도의 변화에 따른 계면 트랩 밀도를 분석하였다. $SiO_2$, $Si_3N_4$ 절연막은 플라즈마 화학 기상 증착법(PECVD)을 이용하여 n형 InSb 기판 위에 증착하였으며, 증착온도를 $120^{\circ}C$부터 $240^{\circ}C$까지 변화시켰다. Metal oxide semiconductor(MOS) 구조 제작을 통하여, 커패시턴스-전압(C-V)분석을 진행하였으며, 절연막과 InSb 사이의 계면 트랩 밀도를 Terman method를 이용하여 계산하였다[1]. 또한, $SiO_2$와 $Si_3N_4$의 XPS 분석과 TOF-SIMS 분석을 통하여 계면 트랩 밀도의 원인을 밝혀 보았다. $120{\sim}240^{\circ}C$ 온도 범위에서 계면 트랩 밀도는 $Si_3N_4$의 경우 $2.4{\sim}4.9{\times}10^{12}cm^{-2}eV^{-1}$, $SiO_2$의 경우 $7.1{\sim}7.3{\times}10^{11}cm^{-2}eV^{-1}$ 값을 나타냈고, 두 절연막 모두 증착 온도가 증가할수록 계면 트랩 밀도가 증가하는 경향을 보였다. 그러나 모든 샘플에서 $Si_3N_4$의 경우, flat band voltage가 음의 전압으로 이동한 반면, $SiO_2$의 경우, 양의 전압으로 이동하는 것을 확인할 수 있었다. 계면 트랩 밀도 증가의 원인을 확인하기 위해서, oxide를 $120^{\circ}C$, $240^{\circ}C$에서 증착시킨 샘플을 XPS 분석을 통하여 깊이에 따른 성분분석을 하였고, 그 결과, $240^{\circ}C$에서 증착된 샘플에서 계면에서 $In_2O_3$와 $Sb_2O_3$ 피크의 증가를 확인하였다. 이는 계면에서 oxide양이 증가함을 의미하며, 이렇게 생성된 oxide는 계면 트랩으로 작용하므로, 계면 특성을 저하시키는 원인으로 작용함을 알 수 있었다. Nitride 절연막을 증착시킨 샘플은 TOF-SIMS 분석을 통해, 계면에서의 성분 분석을 하였고, 그 결과, $240^{\circ}C$에서 증착된 샘플에서 In-N, Sb-N, Si-N 결합의 감소를 확인하였다. 이렇게 분해된 결합들의 dangling 결합이 늘어 계면 트랩으로 작용하므로, 계면 특성을 저하시키는 원인으로 작용함을 알 수 있었다. 최종적으로, 소자특성을 확인 하기 위하여 계면 트랩 밀도가 가장 낮게 측정된 $200^{\circ}C$ 조건에서 $SiO_2$ 절연막을 증착하여 InSb 적외선 소자를 제작하였다. 전류-전압(I-V) 분석 결과 -0.1 V에서 16 nA의 누설 전류 값을 보였으며, $2.6{\times}10^3{\Omega}cm^2$의 RoA(zero bias resistance area)를 얻을 수 있었다. 절연막 증착조건의 최적화를 통하여, InSb 적외선 소자의 특성이 개선됨을 확인할 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.7
• /
• pp.37-43
• /
• 2008

In this paper, the dependence of electrical characteristics of Silicon-$Al_2O_3$-Nitride-Oxide-Silicon (SANOS) memory cell transistors and program/erase (P/E) speed, reliability of memory device on interface trap between Si substrate and tunneling oxide and bulk trap in nitride layer were investigated using charge pumping method which has advantage of simple and versatile technique. We analyzed different SANOS memory devices that were fabricated by the identical processing in a single lot except the deposition method of the charge trapping layer, nitride. In the case of P/E speed, it was shown that P/E speed is slower in the SANOS cell transistors with larger capture cross section and interface trap density by charge blocking effect, which is confirmed by simulation results. However, the data retention characteristics show much less dependence on interface trap. The data retention was deteriorated as increasing P/E cycling number but not coincides with interface trap increasing tendency. This result once again confirmed that interface trap independence on data retention. And the result on different program method shows that HCI program method more degraded by locally trapping. So, we know as a result of experiment that analysis the SANOS Flash memory characteristic using charge pumping method reflect the device performance related to interface and bulk trap.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• v.9 no.1
• /
• pp.981-984
• /
• 2005

This study is to realize its threshold voltage shift after programming operation in charge trap type SONOS memory by simulation. SONOS devices are charge trap type nonvolatile memory devices in which charge storage takes place in traps in the nitride-blocking oxide interface and the nitride layer. For simulation of their threshold voltage as a function of the memory states, traps in the nitride layer have to be defined. However, trap models in the nitride layer are not developed in commercial simulator. So, we propose a new method that can simulate their threshold voltage shift by an amount of charges induced to the electrodes as a function of a programming voltages and times as define two electrodes in the tunnel oxide-nitride interface and the nitride-blocking oxide interface of SONOS structures.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.12 no.6
• /
• pp.304-310
• /
• 2002

Novel charge trap type memory devices with reoxidized oxynitride gate dielectrics made by NO annealing and reoxidation process of initial oxide on substrate have been fabricated using 0.35 $\mu \textrm{m}$ retrograde twin well CMOS process. The feasibility for application as NVSM memory device and characteristics of traps have been investigated. For the fabrication of gate dielectric, initial oxide layer was grown by wet oxidation at $800^{\circ}C$ and it was reoxidized by wet oxidation at $800^{\circ}C$ after NO annealing to form the nitride layer for charge trap region for 30 minutes at $850^{\circ}C$. The programming conditions are possible in 11 V, 500 $\mu \textrm{s}$ for program and -13 V, 1ms for erase operation. The maximum memory window is 2.28 V. The retention is over 20 years in program state and about 28 hours in erase state, and the endurance is over $3 \times 10^3$P/E cycles. The lateral distributions of interface trap density and memory trap density have been determined by the single junction charge pumping technique. The maximum interface trap density and memory trap density are $4.5 \times 10^{10} \textrm{cm}^2$ and $3.7\times 10^{18}/\textrm{cm}^3$ respectively. After $10^3$ P/E cycles, interlace trap density increases to $2.3\times 10^{12} \textrm{cm}^2$ but memory charges decreases.

• Electrical & Electronic Materials
• /
• v.1 no.3
• /
• pp.269-277
• /
• 1988

P형 Si(100)로 제작한 MOS 커패시터에 $Co^{60}$-.gamma.선을 주사한 후 고주파 C-V특성 곡선으로 부터 방사선 조사에 의해 유발된 산화막안의 트랩전하의 거동 및 Si- $SiO_{2}$계면에서의 트랩밀도 분포의 변화를 검토하였다. 산화막 느랩전하는 .gamma.선 흡수선량 증가와 더불어 증가하다가 $10^{7}$ rad 부근에서부터 서서히 포화하는 경향이 나타났으며 게면트랩밀도의 분포모양은 흡수선량의 증가와 더불어 전형적인 이그러진 W자형에서 넓혀진 V자형 분포로 변화하였으나 최소값은 항상 진성페르미준위( $E_{i}$)부근에 있었으며 그 밀도는 1.0*$10^{11}$~7.5*$10^{11}$[개/$cm^{2}$/eV]로 계산되었다. 또한, 일정 바이어스전압하에서의 조사선량에 따른 $V_{fb}$ 의 변화는 현저하지는 않았으나 바이어스 전압을 +12V로 인가할 때 변화방향의 반전상태가 관측되었다. 그 이유로는 Si측의 계면 부근에서 일어난 눈사태 전자가 산화막내로 주입됨에 따라 도너형 양전하의 수가 감소되기 때문으로 추정되었다.되었다.

• Electrical & Electronic Materials
• /
• v.1 no.3
• /
• pp.243-250
• /
• 1988

530A의 질화막과 23A의 엷은 산화막두께로 제작된 MNOS 소자의 기억트랩분포와 기억특성을 TSC방법과 C-V방법으로 조사하였다. 소자는 전기적으로 기억갱신이 가능하며 무전압유지가 반영구적임을 확인하였다. 기억트랩에 해당하는 TSC곡선을 분석하는데는 공간적, 에너지적인 트랩의 분포모형을 가정하고 best fitting법을 사용하였다. 그 결과 기억트랩은 질화막-산화막 계면에서 질화막안으로 10A 깊이로 분포되었으며 에너지준위는 질화막전도대 하단에서 2.35-2.38eV로 분포되어 있음을 밝혔다. 또한 방전기구는 산화막층을 통한 직접터널링과 열적여기를 함께 고려하여 설명할 수 있었다.

• Journal of the Korean Institute of Telematics and Electronics T
• /
• v.36T no.1
• /
• pp.13-18
• /
• 1999

The trap density by the stress bias in silicon oxides with different thicknesses has been investigated. The trap density by stress bias was shown to be composed of on time current and off time current. The on time trap density was composed of dc current. The off time trap density was caused by the tunneling charging and discharging of the trap in the interfaces. The on time trap density was used to estimate to the limitations on oxide thicknesses. The off time trap density was used to estimate the data retention in nonvolatile memory devices.

• Journal of Sensor Science and Technology
• /
• v.5 no.6
• /
• pp.60-67
• /
• 1996

The interfacial electrical properties of InSb MIS structure with low temperature remote PECVD $SiO_{2}$ have been characterized. The interlace-state density at mid-bandgap of the MIS structure was about $1{\sim}2{\times}10^{11}\;cm^{-2}eV^{-1}$, when the $SiO_{2}$ film was deposited at $105^{\circ}C$. However, large amount of interlace states and trap states were observed in the MIS structure fabricated at temperatures above $105^{\circ}C$. The time constant of $10^{-4}{\sim}10^{-5}\;sec$ of interface states was extracted from G- V measurement. As the deposition temperature increased, the hysteresis of C- V curves were increased due to the high trap density.