• 한국정보통신학회논문지
• /
• 제25권4호
• /
• pp.588-594
• /
• 2021

미국 국가안보국에서 개발된 경량 블록암호 SIMON은 하드웨어 구현에 최적화 된 블록암호 군으로서, 여러 환경에서 효율적으로 동작할 수 있도록 많은 입·출력 규격을 제공한다. 블록암호 카운터 운용모드는 블록암호의 입력 규격보다 더 큰 평문을 암호화할 수 있도록 제공되는 운용모드 중 하나이다. 카운터 운용모드는 입력 값으로 상수 값인 논스와 블록의 번호인 카운터를 사용한다. 이때 논스 부분은 모든 블록이 동일하기 때문에, 다른 상수 값과 연산한다면 항상 동일한 연산 결과를 가진다. 이 특징을 활용한다면 일부 값을 사전 연산하여 라운드 함수의 일부분을 생략하는 것이 가능하다. 일반적인 상황에서 SIMON의 입력 값은 카운터에 영향을 받으나, 8-bit 환경에서는 8-bit 단위로 연산이 되기에 고속 구현이 가능한 부분이 존재한다. 따라서 본 논문에서는 연산 생략이 가능한 지점을 중점적으로 확인하고 기존 SIMON 구현물과 성능 비교를 통해 제안하는 기법의 우수성을 확인한다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제10권4호
• /
• pp.101-106
• /
• 2021

양자 알고리즘과 양자 컴퓨터는 우리가 현재 사용하고 있는 많은 암호들의 안전성을 깨뜨릴 수 있다. 그루버 알고리즘을 n-bit 보안레벨을 가지는 대칭키 암호에 적용한다면 보안레벨을 (n/2)-bit 까지 낮출 수 있다. 그루버 알고리즘을 적용하기 위해서는 오라클 함수에 대칭키 암호가 양자 회로로 구현되어야 하기 때문에 대상 암호를 양자 회로로 최적화하는 것이 가장 중요하다. 이에 AES 또는 경량 블록암호를 양자 회로로 구현하는 연구들이 최근 활발히 진행되고 있다. 본 논문에서는 국산 경량 블록암호 LEA를 양자 회로로 최적화하여 구현 하였다. 기존의 LEA 양자회로 구현과 비교하여 양자 게이트는 더 많이 사용하였지만, 큐빗을 획기적으로 줄일 수 있었으며 이러한 트레이드오프 문제에 대한 성능 평가를 수행하였다. 마지막으로 제안하는 LEA 양자 회로에 그루버 알고리즘을 적용하기 위한 양자 자원들을 평가하였다.

• 스마트미디어저널
• /
• 제6권3호
• /
• pp.9-14
• /
• 2017

본 논문은 사물인터넷 환경의 초소형 기기에서 사용될 수 있는 경량 블록암호 알고리듬인 LEA의 암호화 및 복호화 블록의 하드웨어 구현에 관한 연구이다. 128비트, 192비트 및 256비트 크기의 모든 비밀키를 수용하고 암 복호화 기능을 통합한 구현을 목표로 하며, 성능향상을 위해 파이프라인 기법을 적용한 설계 결과를 제시한다. 복호화 기능을 실행할 때, 라운드키가 암호화 기능의 역순으로 사용되는데, 이때 발생되는 성능저하를 최소화한 효율적인 하드웨어 구현방법을 제시한다. 비밀키 크기에 따라 라운드 횟수가 24, 28 또는 32회 동작함을 고려하여, LEA 파이프라인은 매 파이프라인 단계에서 4번의 라운드 함수 연산이 수행되도록 구현하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 추계학술대회
• /
• pp.229-231
• /
• 2021

본 논문에서는 적정한 보안 강도를 가지면서 경량 하드웨어 구현이 가능한 SIMECK 블록암호 알고리듬의 하드웨어 설계를 기술한다. 빠른 암호화와 복호화를 진행할 수 있도록 동작 라운드 수를 줄이는 two-stage 방식을 이용하여 구현하였다. 설계된 SIMECK 암호 코어를 Arty S7-50 FPGA 디바이스에 구현하고, Python을 이용한 GUI와 결합하여 암호화·복호화의 하드웨어 동작을 검증하였다.

• 정보보호학회논문지
• /
• 제29권3호
• /
• pp.477-489
• /
• 2019

본 논문에서는 마르코프 암호 가정 하에 구한 기대 차분 확률과 차분 확률의 분포를 실험적으로 검증한다. 첫 번째로, 마르코프 암호 가정 하에 구한 기대 차분 확률과 실험을 통해 구한 확률이 일치하는지를 경량 블록암호 PRESENT의 6라운드에 적용하여 타당함을 보인다. 두 번째로, 마르코프 암호 가정 하에 구한 기대 차분 확률에 통계적으로 근사하지만, 차분 확률의 알려진 분포를 따르지 않는 경우가 있음을 경량 블록암호 GIFT의 4라운드에 적용하여 실험적으로 보인다. 마지막으로 키 스케줄이 표본 추출 모델을 통한 고정키의 차분 확률의 분포에 영향을 미치는지를 분석하기 위해 GIFT의 라운드 키의 XOR 위치와 개수를 바꾸어 얻은 차분 확률들을 제시한다. 이 결과를 통해 표본 추출 가정에 키 스케줄만의 유일한 영향이 아님을 알 수 있다. 통계적 분석을 위한 데이터 수집은 GPGPU 기술을 활용하여 CPU만을 이용한 프로그램에 비해 약 157배 빠르게 수행할 수 있었다.

• 한국항행학회논문지
• /
• 제16권5호
• /
• pp.871-878
• /
• 2012

64-비트 블록 암호 LBlock은 무선 센서 네트워크 환경과 같이 제한된 환경에 적합하도록 설계된 경량 블록 암호이다. 본 논문에서는 LBlock에 대한 차분 오류 공격을 제안한다. 랜덤 니블 오류 주입 가정에 기반을 둔 이 공격은 평균 5개의 랜덤 니블 오류와 $2^{25}$의 전수조사를 이용하여, LBlock의 비밀키를 복구한다. 이는 일반적인 수 초 내에 가능함을 의미한다. 본 논문의 공격 결과는 기제안된 LBlock에 대한 차분 오류 공격 결과보다 더 효율적이다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2019년도 추계학술발표대회
• /
• pp.449-452
• /
• 2019

초 경량암호 CHAM은 자원이 제한된 장치 상에서 효율성이 뛰어난 덧셈, 회전연산, 그리고 XOR 연산으로 이루어진 알고리즘이다. CHAM은 특히 사물인터넷 플랫폼에서 높은 연산 성능을 보인다. 하지만 사물 인터넷 상에서 사용되는 경량 블록 암호화 알고리즘은 부채널 분석에 취약할 수 있다. 본 논문에서는 CHAM에 대한 1차 전력 분석 공격을 시도하여 부채널 공격에 대한 취약성을 증명한다. 이와 더불어 해당 공격을 안전하게 방어할 수 있도록 마스킹 기법을 적용하여 안전한 알고리즘을 제안한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2023년도 춘계학술발표대회
• /
• pp.126-128
• /
• 2023

본 논문에서는 2-bit RISC-V 프로세서 상에서의 경량 블록 암호인 SPECK의 CTR 운용 모드에 대한 최적 구현을 제안한다. RISC-V 상에서의 SPECK 단일 평문과 2개의 평문에 대한 최적화와 고정된 논스 값을 사용하는 CTR 운용모드의 특징을 활용하여 일부 값에 대해 사전 연산을 하는 라운드 함수 최적화를 제안한다. 결과적으로, 레퍼런스 대비 제안된 기법은 단일 평문과 2개의 평문에 대해 각각 5.76배 2.24배 성능 향상을 확인하였으며, 사전 연산 기법을 적용하지 않은 최적 구현 대비 사전 연산 기법을 적용하였을 때, 1% 성능 향상을 확인하였다.

• 전기전자학회논문지
• /
• 제24권2호
• /
• pp.468-474
• /
• 2020

IoT, 무선 센서 네트워크와 같이 제한된 자원을 갖는 응용분야의 보안에 적합하도록 개발된 경량 블록 암호 알고리듬 SPECK의 하드웨어 구현에 관해 기술한다. 블록 암호 SPECK 크립토 코어는 8가지의 블록/키 크기를 지원하며, 회로 경량화를 위해 내부 데이터 패스는 16-비트로 설계되었다. 키 초기화 과정을 통해 복호화에 사용될 최종 라운드 키가 미리 생성되어 초기 키와 함께 저장되며, 이를 통해 연속 블록에 대한 암호화/복호화 처리가 가능하도록 하였다. 또한 처리율을 높이기 위해 라운드 연산과 키 스케줄링이 독립적으로 연산되도록 설계하였다. 설계된 SPECK 크립토 코어를 FPGA 검증을 통해 하드웨어 동작을 확인하였으며, Virtex-5 FPGA 디바이스에서 1,503 슬라이스로 구현되었고, 최대 동작 주파수는 98 MHz로 추정되었다. 180 nm 공정으로 합성하는 경우, 최대 동작 주파수는 163 MHz로 추정되었으며, 블록/키 크기에 따라 154 Mbps ~ 238 Mbps의 처리량을 갖는다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2021년도 춘계학술발표대회
• /
• pp.163-166
• /
• 2021

ICISC'20에서 발표된 경량 블록암호 PIPO는 비트 슬라이스 기법 적용으로 효율적인 구현이 되었으며, 부채널 내성을 지니기에 안전하지 않은 환경에서도 안정적으로 사용 가능한 경량 블록암호이다. 본 논문에서는 ARM 프로세서를 대상으로 PIPO의 병렬 최적 구현을 제안한다. 제안하는 구현물은 8평문, 16평문의 병렬 암호화가 가능하다. 구현에는 최적의 명령어 활용, 레지스터 내부 정렬, 로테이션 연산 최적화 기법을 사용하였다. 구현은 A10x fusion 프로세서를 대상으로 한다. 대상 프로세서상에서, 기존 레퍼런스 PIPO 코드는 64/128, 64/256 규격에서 각각 34.6 cpb, 44.7 cpb의 성능을 가지나, 제안하는 기법은 8평문 64/128, 64/256 규격에서 각각 12.0 cpb, 15.6 cpb, 16평문 64/128, 64/256 규격에서 각각 6.3 cpb, 8.1 cpb의 성능을 보여준다. 이는 기존 대비 각 규격별로 8평문 병렬 구현물은 약 65.3%, 66.4%, 16평문 병렬 구현물은 약 81.8%, 82.1% 더 좋은 성능을 보인다.