DOI QR코드

DOI QR Code

Optimized implementation of block cipher PIPO in parallel-way on 64-bit ARM Processors

64-bit ARM 프로세서 상에서의 블록암호 PIPO 병렬 최적 구현

  • Eum, Si-Woo (Dept. of IT Convergence Engineering, Hansung University) ;
  • Kwon, Hyeok-Dong (Dept. of Information Computer Engineering, Hansung University) ;
  • Kim, Hyun-Jun (Dept. of Information Computer Engineering, Hansung University) ;
  • Jang, Kyung-Bae (Dept. of Information Computer Engineering, Hansung University) ;
  • Kim, Hyun-Ji (Dept. of IT Convergence Engineering, Hansung University) ;
  • Park, Jae-Hoon (Dept. of IT Convergence Engineering, Hansung University) ;
  • Sim, Min-Joo (Dept. of IT Convergence Engineering, Hansung University) ;
  • Song, Gyeong-Ju (Dept. of IT Convergence Engineering, Hansung University) ;
  • Seo, Hwa-Jeong (Dept. of IT Convergence Engineering, Hansung University)
  • 엄시우 (한성대학교 IT융합공학부) ;
  • 권혁동 (한성대학교 정보컴퓨터공학과) ;
  • 김현준 (한성대학교 정보컴퓨터공학과) ;
  • 장경배 (한성대학교 정보컴퓨터공학과) ;
  • 김현지 (한성대학교 IT융합공학부) ;
  • 박재훈 (한성대학교 IT융합공학부) ;
  • 심민주 (한성대학교 IT융합공학부) ;
  • 송경주 (한성대학교 IT융합공학부) ;
  • 서화정 (한성대학교 IT융합공학부)
  • Published : 2021.05.12

Abstract

ICISC'20에서 발표된 경량 블록암호 PIPO는 비트 슬라이스 기법 적용으로 효율적인 구현이 되었으며, 부채널 내성을 지니기에 안전하지 않은 환경에서도 안정적으로 사용 가능한 경량 블록암호이다. 본 논문에서는 ARM 프로세서를 대상으로 PIPO의 병렬 최적 구현을 제안한다. 제안하는 구현물은 8평문, 16평문의 병렬 암호화가 가능하다. 구현에는 최적의 명령어 활용, 레지스터 내부 정렬, 로테이션 연산 최적화 기법을 사용하였다. 구현은 A10x fusion 프로세서를 대상으로 한다. 대상 프로세서상에서, 기존 레퍼런스 PIPO 코드는 64/128, 64/256 규격에서 각각 34.6 cpb, 44.7 cpb의 성능을 가지나, 제안하는 기법은 8평문 64/128, 64/256 규격에서 각각 12.0 cpb, 15.6 cpb, 16평문 64/128, 64/256 규격에서 각각 6.3 cpb, 8.1 cpb의 성능을 보여준다. 이는 기존 대비 각 규격별로 8평문 병렬 구현물은 약 65.3%, 66.4%, 16평문 병렬 구현물은 약 81.8%, 82.1% 더 좋은 성능을 보인다.

Keywords

Acknowledgement

이 논문은 2021년도 정부(과학기술정보통신부)의 재원으로 정보통신기술진흥센터의 지원을 받아 수행된 연구임(No.2018-0-00264, IoT 융합형 블록체인 플랫폼 보안 원천 기술 연구) 그리고 이 성과는 2021년도 정부(과학기술정보통신부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임(No. NRF-2020R1F1A1048478).