• Title/Summary/Keyword: 건식전극

Search Result 66, Processing Time 0.031 seconds

A Study on the Characteristics of Four Electrode Bioimpedance Model using Dry Electrode (건식전극을 이용한 4 전극형 생체임피던스 모델 특성 연구)

  • Cho, Young Chang;Jeong, Jong Hyeong;Yun, Jeong-oh;Kim, Min Soo
    • Journal of IKEEE
    • /
    • v.23 no.4
    • /
    • pp.1122-1127
    • /
    • 2019
  • In this study, the bio-impedance of the human body is able to obtain a lot of information by monitoring the pathological and physiological conditions of clinical and biological tissues. The four electrode method system for biometrics measured the potential difference between two electrodes and the other two electrodes were used as electrodes for current flow. The newly developed dry gold electrode measured impedance from 1 Hz to 50 kHz and produced reproducible results. To verify the impedance measurement of the dry electrode, the pitting was performed using an equivalent circuit model of the bioelectrode skin, and the effectiveness was demonstrated through modeling. Fixed electrode types have a constant position of the electrodes attached during the measurement, so that a stable measurement can be obtained, thereby minimizing the error.

Study on Elecrtical Characteristics of Gate Oxide with Electrode Materials and Oxidation Ambients (전극 재료와 산화분위기에 따른 게이트 산화막의 전기적 특성에 관한 특성)

  • 정회환;정관수
    • Journal of the Korean Vacuum Society
    • /
    • v.4 no.1
    • /
    • pp.18-25
    • /
    • 1995
  • 건식, 습식, 건식/습식 산화분위기로 성장한 게이트 산화막 위에 AI, 인 도핑된 다결정시리콘, 비정질 실리콘/인 도핑된 다결정 실리콘을 증착하여 제작한 금속-산화물-반도체(metal-oxide-semiconductor:MOS)의 전기적 특성을 순간 절연파괴(TZDB), 정전용량-전압(C-V)과 경시절연파괴(TDDB)로 평가하였다. AI 게이트에서 습식산화막과 건식산화막의 평균 파괴전계는 각각 9.0MV/cm, 7.7MV/cm이였고, 습식산화막의 평균 파괴전계가 8.4MV/cm 이였으며, AI 게이트보다 0.6MV/cm 정도 낮았다. 이것은 다결정 실리콘/습식산화막 계면에서 인(phosphorus) 확산으로 다결정 실리콘의 grain 성장과 산화막의 migration에 의한 roughness 증가에 기인한다. 그러나 다결정 실리콘/건식산화막 계면에서 roughness 증가는 없었다. 다결정 실리콘 게이트에서는 건식/습식 산화막이 건식산화막과 습식산화막보다 평균 파괴전계와 절연파괴전하(QBD)가 높았다. 또한 다결정/비정질 실리콘 게이트에서는 습식산화막의 평균 파괴전계가 8.8MV/cm이였으며, 다결정 실리콘 게이트에서보다 0.4MV/cm 정도 높았다. 다결정/비정질 실리콘 구조는 앞으로 VLSI 적용에 있어서 게이트 전극으로 매우 유용할 것이다.

  • PDF

Fabrication of Depth Probe Type Semiconductor Microelectrode Arrays for Neural Recording Using Both Dry and wet Etching of Silicon (실리콘 건식식각과 습식식각을 이용한 신경 신호 기록용 탐침형 반도체 미세전극 어레이의 제작)

  • 신동용;윤태환;황은정;오승재;신형철;김성준
    • Journal of Biomedical Engineering Research
    • /
    • v.22 no.2
    • /
    • pp.145-150
    • /
    • 2001
  • 대뇌 피질에 삽입하여 깊이에 따라 신경 신호를 기록하기 위한 탐침형 반도체 미세전극 어레이(depth-type silicon microelectrode array, 일명 SNU probe)를 제작하였다. 붕소를 확산시켜 생성된 고농도 p-type doping된 p+ 영역을 습식식각 정지점으로 사용하는 기존의 방법과 달리 실리콘 웨이퍼의 앞면을 건식식각하여 원하는 탐침 두께만큼의 깊이로 트렌치(trench)를 형성한 후 뒷면을 습식식각하는 방법으로 탐침 형태의 미세 구조를 만들었다. 제작된 반도체 미세전극 어레이의 탐침 두께는 30 $\mu\textrm{m}$이며 실리콘 건식식각을 위한 마스크로 6 $\mu\textrm{m}$ 두께의 LTO(low temperature oxide)를 사용하였다. 탐침의 두께는 개발된 본 공정을 이용해서 5~90 $\mu\textrm{m}$ 범위까지 쉽게 조절할 수 있었다. 탐침의 두께를 보다 쉽게 조절할 수 있게 됨에 따라 여러 신경조직에 필요한 다양한 구조의 반도체 미세전극 어레이를 개발할 수 있게 되었다. 본 공정을 이용해서 개발된 4채널 SUN probe를 사용하여 흰쥐의 제1차 체감각 피질에서 4채널 신경 신호를 동시에 기록하였으며, 전기적 특성검사에서 기존의 탐침형 반도체 미세전극, 텅스텐 전극과 대등하거나 우수한 신호대 잡음비(signal to noise ratio, SNR)특성을 가짐을 확인하였다.

  • PDF

The Development of Etching Process of TFT-LCD (TFT-LCD의 식각 공정 개발)

  • Hur, Chang-Wu
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2008.10a
    • /
    • pp.575-578
    • /
    • 2008
  • 본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터 층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+$a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+$a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각 단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.

  • PDF

Design and Fabrication of Metalized Film Capacitor for Power Electronics (전력전자용 건식 금속 증착 필름 커패시터 설계 및 제작)

  • Yoon, Jung-Rag;Kim, Young-Kwang
    • Proceedings of the KIEE Conference
    • /
    • 2009.07a
    • /
    • pp.1285_1286
    • /
    • 2009
  • 본 논문에서는 지하철 인버터 회로에 사용 환경에 적합하면서 높은 과도 전압(dV/dt)에 견딜 수 있는 건식형 스너버용 커퍼시터를 설계 및 제작하여 특성을 검토하고자 한다. 필름 커패시터는 환경적 측면을 고려하여 에폭시 몰드형 건식형을 적용하였다. 증착 필름에 적용되는 금속은 Zn 전극에 비하여 Al 전극이 우수한 커패시터 특성을 나타내었으며 패턴의 경우에도 T-pattern에서 정전용량 및 손실의 변화율이 작게 나타났다. Al 금속전극에 wave-cut를 적용한 T - pattern 필름으로 DC 1650V, 12 uF, 정격전류 40 A의 커패시터를 제작하여 ESR 및 유전 손실이 적은 제품을 구현할 수 있으며 내구성 및 surge test 결과 신뢰성 규격을 만족하였다.

  • PDF

용융염 전해방법에 의한 핵연료 Sludge처리

  • 강영호;양영석;국일현
    • Nuclear Engineering and Technology
    • /
    • v.29 no.6
    • /
    • pp.60-64
    • /
    • 1997
  • 핵연료의 가공공정에서 발생하는 스러지를 건식처리공정으로 회수 정제할 수 있는 건식처리 방법에 대하여 논의하고자 하였다. 건식처리방법은 수용액을 전혀 사용하지 알기 때문에 폐기물의 발생량이 습식처리방법에 비해 훨씬 줄어든다. 산화우라늄은 고온의 용융염중에서 염소개스에 의해 염소화반응을 통하여 우라늄염화물을 생성되게 되어 이들은 전기적으로 이동이 가능한 형태로 바뀌므로 전극에 선택적으로 전착될 수 있기 때문에 다른 금속이온과 분리할 수 있다. 본 보고서에서는 산화우라늄의 염소화공정, 전착공정에 대하여 기술하였고 전착된 산화물의 물리적 특성에 대하여 요약하였다.

  • PDF

The Wet and Dry Etching Process of Thin Film Transistor (박막트랜지스터의 습식 및 건식 식각 공정)

  • Park, Choon-Sik;Hur, Chang-Wu
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.13 no.7
    • /
    • pp.1393-1398
    • /
    • 2009
  • Conventionally, etching is first considered for microelectronics fabrication process and is specially important in process of a-Si:H thin film transistor for LCD. In this paper, we stabilize properties of device by development of wet and dry etching process. The a-Si:H TFTs of this paper is inverted staggered type. The gate electrode is lower part. The gate electrode is formed by patterning with length of 8 ${\mu}$m${\sim}$16 ${\mu}$m and width of 80${\sim}$200 ${\mu}$m after depositing with gate electrode (Cr) 1500 ${\AA}$under coming 7059 glass substrate. We have fabricated a-SiN:H, conductor, etch-stopper and photo resistor on gate electrode in sequence, respectively. The thickness of these thin films is formed with a-SiN:H (2000 ${\mu}$m), a-Si:H(2000 ${\mu}$m) and n+a-Si:H (500 ${\mu}$m), We have deposited n-a-Si:H, NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-stopper pattern. The NPR layer by inverting pattern of upper gate electrode is patterned and the n+a-Si:H layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. In the fabricated TFT, the most frequent problems are over and under etching in etching process. We were able to improve properties of device by strict criterion on wet, dry etching and cleaning process.

The Effect of Electrode length Variation in The $DeSO_2$$DeNO_x$ Simultaneous Plasma Reactor (플라즈마 동시처리설비에서 전극에 따른 탈황/탈질 변화)

  • 석동찬;이천우;한영욱;하상안;지평삼;엄희문;장경룡;이상권
    • Proceedings of the Korea Air Pollution Research Association Conference
    • /
    • 1999.10a
    • /
    • pp.258-259
    • /
    • 1999
  • 각종 산업공정에서 발생되는 SO$_2$를 처리하기 위하여 화력발전소와 같은 대형 배출업소에서는 주로 FGD 공법이 사용되고, 중소형의 배출업소에서는 건식 또는 반건식 공법 등이 많이 사용되고 있다. 또한 NO$_{x}$의 제거는 SCR 또는 SNCR 공법을 사용하고 있다.(중략)

  • PDF

Study of dry etch characteristic of TiN thin film for metal gate electrode in MIM capacitor (MIM 커패시터의 Metal 게이트 전극을 위한 TiN 박막의 건식 식각 연구)

  • Park, Jeong-Su;Ju, Yeong-Hui;Woo, Jong-Chang;Heo, Gyeong-Mu;Wi, Jae-Hyeong;Kim, Chang-Il
    • Proceedings of the Korean Institute of Surface Engineering Conference
    • /
    • 2009.10a
    • /
    • pp.219-220
    • /
    • 2009
  • 이번 실험에서는 TiN의 건식 식각 특성을 연구하기 위해 $BCl_3/Ar/N_2$ 유도 결합플라즈마를 이용하였다. BCl3와 Ar의 가스 비율이 $BCl_3$ (5 sccm)/Ar (15 sccm)/N (4 sccm) 인 상황에서 RF power와 DC bias, 그리고 process pressure을 식각변수로 설정하였다. TiN의 식각률은 Alpha-step 500으로 측정하였고 표면의 식각 후 화학반응은 XPS로 측정하였다.

  • PDF