• 한국전기전자재료학회논문지
• /
• 제14권2호
• /
• pp.93-98
• /
• 2001

YMnO$_3$ films are excellent gate dielectric materials of ferroelectric random access memories (FRAMs) with MFSFET (metal -ferroelectric-semiconductor field effect transistor) structure because YMnO$_3$ films can be deposited directly on Si substrate and have a relatively low permittivity. Although the patterning of YMnO$_3$ thin films is the requisite for the fabrication of FRAMs, the etch mechanism of YMnO$_3$ thin films has not been reported. In this study, YMnO$_3$thin films were etched with Cl$_2$/Ar gas chemistries in inductively coupled plasma (ICP). The maximum etch rate of YMnO$_3$ film is 285$\AA$/min under Cl$_2$/(Cl$_2$+Ar) of 1.0, RF power of 600 W, dc-bias voltage of -200V, chamber pressure of 15 mTorr and substrate temperature of $25^{\circ}C$. The selectivities of YMnO$_3$ over CeO$_2$ and $Y_2$O$_3$ are 2.85, 1.72, respectively. The selectivities of YMnO$_3$ over PR and Pt are quite low. Chemical reaction in surface of the etched YMnO$_3$ thin films was investigated with X-ray photoelectron spectroscopy (XPS) surface of the selected YMnO$_3$ thin films was investigated with X-ray photoelectron spectroscopy(XPS) and secondary ion mass spectrometry (SIMS). The etch profile was also investigated by scaning electron microscopy(SEM)

• 대한전자공학회논문지
• /
• 제27권10호
• /
• pp.106-112
• /
• 1990

다공질 실리콘을 열산화할 때 산화의 온도 의존성과 IR흡수 스펙트럼을 조사하여 다공질 실리콘외 산화특성을 조사하였다. PSL(porous silicon layer)을 $700^{\circ}C$에서 1시간, $1100^{\circ}C$에서 1시간으로 2단계 습식산화시켜 bulk 실리콘의 열산화막과 같은 성질의 수십 ${\mu}m$두께의 OPSL(oxidized porous silicon layer)을 짧은 시간에 형성시킬 수 있으며, 식각율과 항복전계는 산화온도와 산화 분위기에 크게 의존하는 것으로 나타났다. 이때 PSL의 산화율은 약 390nm/s이고, 항복전계는 1.0MV/cm~2.0MV/cm의 분포를 갖는다. 웨이퍼 휨을 측정하여 고온 열산화시 발생하는 산화막의 stress를 조사하였다. $1000^{\circ}C$ 이상의 고온에서 건식산화할 경우 발생하는 stress는 ${10^2}dyne/{cm^2}~{10^10}dyne/{cm^2}$로 측정되었다.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.21-28
• /
• 1999

Deep Submicron 영역에서 요구되는 고성능 소자로서 자기-정렬된 ESD(Elevated Source/Drain)구조의 MOSFET을 제안하였다. 제안된 ESD 구조는 일반적인 LDD(Lightly-Doped Drain)구조와는 달리 한번의 소오스/드레인 이온주입 과정이 필요하며, 건식 식각 방법을 적용하여 채널의 함몰 깊이를 조정할 수 있는 구조를 갖는다. 또한 제거가 가능한 질화막 측벽을 최종 질화막 측벽의 형성 이전에 선택적인 채널 이온주입을 위한 마스크로 활용하여 hot-carrier 현상을 감소시켰으며, 반전된 질화막 측벽을 사용하여 기존이 ESD 구조에서 문제시될 수 있는 자기-정렬의 문제를 해결하였다. 시뮬레이션 결과, 채널의 함몰 깊이 및 측벽의 넓이를 조정함으로써 충격이온화율(ⅠSUB/ID) 및 DIBL(Drain Induced Barrier Lowering) 현상을 효과적으로 감소시킬 수 있고, 유효채널 길이에 따라 차이가 있으나 두 번의 질화막 측벽을 사용함으로써 hot-carrier 현상이 개선될 수 있음을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제26권5호
• /
• pp.335-340
• /
• 2013

In this study, the plasma etching of the TaN thin film with $CH_4/BCl_3/Ar$ gas chemistries was investigated. The etch rate of the TaN thin film and the etch selectivity of TaN to $SiO_2$ was studied as a function of the process parameters, including the amount of $CH_4$. X-ray photoelectron spectroscopy (XPS) and Field-emission scanning electron microscopy (FE-SEM) was used to investigate the chemical states of the surface of the TaN thin film.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.143-144
• /
• 2011

최근 광전자 분야에서는 미래 에너지 자원에 대한 관심과 함께 GaN 기반 발광다이오드에 대한 연구가 활발히 진행되고 있다. 특히 InGaN/GaN 양자 우물 구조는 푸른색, 녹색 발광다이오드 구현에 있어 우수한 물질적 특성을 가지고 있다고 알려져 있다. 하지만 우수한 물질적 특성에도 불구하고 고인듐 고품위 막질 성장의 어려움으로 인해 높은 효율의 녹색 발광다이오드 구현하는 것은 여전히 어려운 실정이다. 이를 극복하기 위한 대안 중에 하나인 선택 영역 박막성장법(Selective Area Growth)은 마스크 패터닝을 통해 열린 영역에서만 박막을 성장하는 방법으로써 인듐 함량을 향상 시킬 수 있는 방법으로 주목 받고 있다. 선택 영역 박막 성장법을 이용하여 GaN를 성장하기 위해 그림 1의 공정을 통하여 n-GaN층 위에 SiO2 마스크를 포토리소그라피와 Reactive Ion Etching (RIE)를 이용한 건식 식각 공정을 통해 형성한 후 Metal Organic Chemical Vapor Deposition (MOCVD) 장비를 이용하여 선택적으로 에피를 성장하였다. 성장된 마이크로 피라미드 발광다이오드 구조는 n-GaN 피라미드 구조위에 양자우물 및 p-GaN을 성장함으로써 p-GaN/MQW/n-GaN 구조를 갖는다. 이렇게 생성된 피라미드 구조의 에피를 이용하여 발광다이오드를 제작한 후 그에 대한 전기적, 광학적 특성을 측정하였다. 2인치 웨이퍼의 중심을 원점 좌표인 (0,0)으로 설정하였을 때 2인치 웨이퍼에서 좌표에 해당하는 위치에서의 Photoluminescence (PL) 측정한 결과 일반적인 구조의 발광다이오드의 경우 첨두치가 441~451nm인데 반해 피라미드 구조의 발광다이오드의 경우 첨두치가 558nm~563nm 임을 알 수 있었다. 이를 통해 피라미드 구조 발광다이오드의 경우 일반적인 구조의 발광다이오드에 비해 인듐의 함유량을 증가시킬 수 있다는 것을 알 수 있다. 본 논문에서는 선택 영역 박막 성장법을 이용하여 마이크로 피라미드 InGaN/GaN 양자 우물 구조 구현과 광 전기적 특성에 대해 더 자세히 논의 하도록 하겠다.

• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.45-50
• /
• 2006

3D package의 SiP에서 구리의 via filling은 매우 중요한 사항으로 package밀도가 높아짐에 따라 via의 크기가 줄어들며 전기도금법을 이용한 via filling이 연구되어왔다. Via filling시 via 내부에 결함이 발생하기 쉬운데 전해액 내에 억제제, 가속제등 첨가제를 첨가하고 펄스-역펄스(PRC)의 전류파형을 인가하여 결함이 없는 via의 filling이 가능하다. 본 연구에서는 건식 식각 방법 중 하나인 DRIE법을 이용하여 깊이 $100{\sim}190\;{\mu}m$, 직경이 각각 $50{\mu}m,\;20{\mu}m$인 2가지 형태의 via을 형성하였다. DRIE로 via가 형성된 Si wafer위에 IMP System으로 Cu의 Si으로 확산을 막기 위한 Ta층과 전해도금의 씨앗층인 Cu층을 형성하였다. Via시편은 직류, 펄스-역펄스의 전류 파형과 억제제, 가속제, 억제제의 첨가제를 모두 사용하여 filling을 시도하였고, 공정 후 via의 단면을 경면 가공하여 SEM으로 관찰하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.469-469
• /
• 2011

고효율 염료감응형 태양전지(DSSC, Dye-Sensitized Solar Cell)의 구현을 위해서 유용한 방법중 하나는 정렬된 기공 (pore)을 $TiO_2$막 내에 형성시키는 것이다. 메조포러스 (mesoporous) $TiO_2$막은 dip coating이나 spin coating과 같은 방법으로 주로 증착되고 있으며, P123이나 F127과 같은 amphiphilic triblock copolymer를 메조포러스 구조를 만들기 위한 뼈대로 사용하고 있다. 또한, 이렇게 생성된 구조에서 amphiphilic triblock copolymer는 열처리 공정을 통하여 쉽게 제거될 수 있다. 고효율 태양전지를 구현하는 또 다른 방법으로는 패턴 된 기판을 사용하는 것이다. 패턴 된 기판은 빛의 반사를 억제하여 흡수율을 높이는 역할을 한다. 그러나 패턴 된 기판 위에서 메조포러스 $TiO_2$막의 형성에 관한 연구는 부족한 실정이다. 본 연구에서는 spin coating 방법으로 패턴 된 Si (111) 기판 위에 메조포러스 $TiO_2$를 성장하고 그 미세구조를 분석하였다. 패턴 된 기판은 nanosphere lithography(NSL) 법으로 mask를 증착한 후 건식 식각 (dry etching) 공정을 통해서 제작되었으며, 마스크와 불순물 등 은 초음파 세척 등으로 제거되었다. 메조포러스 $TiO_2$막은 1-propanol, P123, titanium isopropoxide와 HCl을 섞어 만든 용액으로 1 cm${\times}$1 cm 기판 위에 3000 rpm과 4000 rpm으로 각각 증착하였으며, 5일 동안 4도에서 에이징한 후 350도에서 3시간 열처리하였다. 이렇게 형성한 메조포러스 막의 형상과 미세구조적 특성이 주사전자현미경(SEM, scanning electron microscope), X-선 회절(XRD, X-ray diffraction) 등을 이용하여 연구되었다. 특히, 증착 조건에 따른 메조포러스 $TiO_2$박막의 형성 기구에 관한 고찰이 진행되었다. 나아가, $TiO_2$박막과 패턴 사이에 형성되는 계면 구조에 관한 연구를 투과전자현미경을 이용하여 진행하였다.

• 대한전자공학회논문지SD
• /
• 제38권6호
• /
• pp.390-397
• /
• 2001

GIDL(Gate-Induced Drain-Leakage)을 줄일 수 있는 새로운 구조의 ESD(Elevated Source Drain) MOSFET을 제안하고 분석하였다. 제안된 구조는 SDE(Source Drain Extension) 영역이 들려진 형태를 갖고 있어서 SDE 임플란트시 매우 낮은 에너지 이온주입으로 인한 저활성화(low-activation) 효과를 방지 할 수 있다. 제안된 구조는 건식 식각 및 LAT(Large-Angle-Tilted) 이온주입 방법을 사용하여 소오스/드레인 구조를 결정한다. 기존의 LDD MOSFET과의 비교 시뮬레이션 결과, 제안된 ESD MOSFET은 전류 구동능력은 가장 크면서 GIDL 및 DIBL(Drain Induced Barrier Lowering) 값은 효과적으로 감소시킬 수 있음을 확인하였다. GIDL 전류가 감소되는 원인으로는 최대 전계의 위치가 드레인 쪽으로 이동함에 따라 최대 밴드간 터널링이 일어나는 곳에서의 최대 전계값이 감소되기 때문이다.

• 한국전기전자재료학회논문지
• /
• 제26권11호
• /
• pp.826-830
• /
• 2013

In this paper, we carried out the investigations of both etch characteristics and mechanisms for the $SnO_2$ thin films in $O_2/BCl_3/Ar$ plasma. The dry etching characteristics of the $SnO_2$ thin films was studied by varying the $O_2/BCl_3/Ar$ gas mixing ratio. We determined the optimized process conditions that were as follows: a RF power of 700 W, a DC-bias voltage of - 150 V, and a process pressure of 2 Pa. The maximum etch rate was 509.9 nm/min in $O_2/BCl_3/Ar$=(3:4:16 sccm) plasma. From XPS analysis, the etch mechanism of the $SnO_2$ thin films in the $O_2/BCl_3/Ar$ plasma can be identified as the ion-assisted chemical reaction while the role of ion bombardment includes the destruction of the metal-oxide bonds as well as the cleaning of the etched surface form the reaction products.

• 대한기계학회논문집B
• /
• 제39권5호
• /
• pp.449-453
• /
• 2015

최근 표면개질을 통한 젖음성 향상을 위하여, 마이크로와 나노 구조가 계층적(hierarchical)으로 존재하는 표면에 대한 연구가 공학 및 다양한 연구 분야에서 활발하게 진행되고 있다. 계층적구조가 존재하는 표면에서 초친수성(super-hydrophillic)은 대개 물방울(water droplet)의 계면 거동에 의해 그 특성이 확인된다. 따라서, 본 연구에서는 초친수성 표면위에서의 물방울 계면 거동에 대한 실험적 연구를 수행하였다. 포토리소그래피(photo lithography)공정과 건식 식각공정을 이용하여, 정량적으로 표면을 제작하였으며, 실험 표면에서의 계면 거동은 초고속카메라로 가시화하였다. 가시화 자료를 바탕으로, 물방울 계면거동은 표면에 존재하는 마이크로 및 나노구조의 지형학적 특성에 의해 영향을 받음을 확인하였다.