• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.229-229
• /
• 2010

With the scaling down of ultra large integrated circuits (ULSI) to the sub-50 nm technology node, the need for an ultra-thin, continuous and conformal diffusion barrier and Cu seed layer is increasing. However, diffusion barrier and Cu seed layer formation with a physical vapor deposition (PVD) method has become difficult as the technology node is reduced to 30 nm and beyond. Recent work on self-forming barrier processes using PVD Cu alloys have attracted great attention due to the capability of conformal ultra-thin barrier formation using a simple technique. However, as in the case of the conventional barrier and Cu seed layer, PVD of the Cu alloy seed layer will eventually encounter the difficulty in conformal deposition in narrow line trenches and via holes. Atomic layer deposition (ALD) has been known for its good step coverage and precise thickness control, and is a candidate technique for the formation of a thin conformal barrier layer and Cu seed layer. Conformal Cu-Mn seed layers were deposited by plasma enhanced atomic layer deposition (PEALD) at low temperature ($120^{\circ}C$), and the Mn content in the Cu-Mn alloys were controlled form 0 to approximately 10 atomic percent with various Mn precursor feeding times. Resistivity of the Cu-Mn alloy films decreased by annealing due to out-diffusion of Mn atoms. Out-diffused Mn atoms were segregated to the surface of the film and interface between a Cu-Mn alloy and $SiO_2$, resulting in self-formed $MnO_x$ and $MnSi_xO_y$, respectively. No inter-diffusion was observed between Cu and $SiO_2$ after annealing at $500^{\circ}C$ for 12 h, indicating an excellent diffusion barrier property of the $MnSi_xO_y$. The adhesion between Cu and $SiO_2$ was enhanced by the formation of $MnSi_xO_y$. Continuous and conductive Cu-Mn seed layers were deposited with PEALD into 32 nm $SiO_2$ trench, enabling a low temperature process, and the trench was perfectly filled using electrochemical plating (ECD) under conventional conditions. Thus, it is the resultant self-forming barrier process with PEALD Cu-Mn alloy film as a seed layer for plating Cu that has further potential to meet the requirement of the smaller than 30 nm node.

• 한국결정성장학회지
• /
• 제7권4호
• /
• pp.610-618
• /
• 1997

반응용침법으로 제조된 $Al_2O_3$/Al 복합재료는 900-$1200^{\circ}C$의 온도범위에서 $Al_2O_3$ 분말성형체에 용융Al을 침투시켜 제조하였다. 용융침투는 각 온도에서 잠복기를 거친후 발생하였으며, 복합재료의 성장속도는 시간에 따라 선형적으로 비례하였다. 제조된 복합재료의 주성분은 $Al_2$O$_3$와 Al이었고 소량의 Si이 탐지되었다. 복합재료의 상대밀도는 $Al_2O_3$ 입자크기가 증가함에 따라 증가하였고 용융 침투온도가 높을수록 감소하였다.

• 한국재료학회지
• /
• 제33권12호
• /
• pp.525-529
• /
• 2023

β-Ga₂O₃ has become the focus of considerable attention as an ultra-wide bandgap semiconductor following the successful development of bulk single crystals using the melt growth method. Accordingly, homoepitaxy studies, where the interface between the substrate and the epilayer is not problematic, have become mainstream and many results have been published. However, because the cost of homo-substrates is high, research is still mainly at the laboratory level and has not yet been scaled up to commercialization. To overcome this problem, many researchers are trying to grow high quality Ga₂O₃ epilayers on hetero-substrates. We used diluted SiH4 gas to control the doping concentration during the heteroepitaxial growth of β-Ga₂O₃ on c-plane sapphire using metal organic chemical vapor deposition (MOCVD). Despite the high level of defect density inside the grown β-Ga₂O₃ epilayer due to the aggregation of random rotated domains, the carrier concentration could be controlled from 1 × 10¹⁹ to 1 × 10¹⁶ cm^-3 by diluting the SiH4 gas concentration. This study indicates that β-Ga₂O₃ hetero-epitaxy has similar potential to homo-epitaxy and is expected to accelerate the commercialization of β-Ga₂O₃ applications with the advantage of low substrate cost.

• 공업화학
• /
• 제8권3호
• /
• pp.395-402
• /
• 1997

ECR 산소 플라즈마를 사용한 건식산화법에 의해 두 가지 실리콘 배향에 대하여 실리콘 산화막을 제조한 후 Deal-Grove(D-G)모델과 Wolters-Zegers-van Duynhoven (W-Z)모델에 적용하여 시간에 따르는 막 두께의 변화를 살펴보았으며 산화속도와 산화막의 표면 morphology의 상관관계를 조사하였다. 실리콘 산화막의 두께는 Si(100)과 Si(111) 모두 반응 시간이 짧은 영역에서 선형적으로 증가하였으나 반응시간이 경과함에 따라 화학반응 속도 보다 산화막을 통과하는 반응성 라디칼들의 확산이 율속단계로 작용하여 산화속도의 증가폭이 다소 둔화되었다. D-G모델과 W-Z모델에서 확산 및 반응속도는 Si(100)보다 Si(111)이 더 큰 값을 갖기 때문에 반응속도는 1.13배 더 크게 나타났으며 이들 모델은 실험 값과 잘 일치하였다. 표면 morphology는 산화 속도가 증가해도 식각현상이 일어나지 않는 실험 조건에서 산화막의 표면 조도가 일정하였으며, 기판의 위치가 하단 전자석에 근접하고 마이크로파 출력이 증가하여 식각현상이 일어나는 실험 조건에서 표면 조도는 산화속도와 관계없이 크게 나타났다.

• 한국진공학회지
• /
• 제9권4호
• /
• pp.373-378
• /
• 2000

실리콘 기판 위에서 $TiO_2$와 $Bi_2O_3$의 박막 성장은 반응속도론 측면에서 커다란 차이를 보였지만, $Bi_4Ti_3O_{12}$(BIT) 박막의 성장은 주로 $TiO_2$ 성장 거동에 의해 지배를 받았다. 그 결과 BIT 박막은 bismuth가 부족한 조성을 가지게 되었다. 박막 내에 부족한 bismuth의 양을 보충해줌으로써 이러한 문제점을 해결하고자 펄스 주입 유기 금속 화학 기상 증착(MOCVD) 방법을 사용하였다. 이러한 펄스 주입법에 의해 bismuth의 양은 증가하였고 또한, 박막의 깊이 방향으로의 조성이 균일해졌고 $Bi_4Ti_3O_{12}$과 Si사이의 계면이 향상되었다. 게다가, $Bi_4Ti_3O_{12}$ 박막의 결정성은 크게 향상되었고 누설 전류 밀도는 연속 주입법에 비해 1/2에서 1/3정도 낮아졌다. 시계 방향의 C-V 이력 곡선이 관찰되었고 이로 인해 펄스 주입법에 의해 증착된 $Bi_4Ti_3O_{12}$ 박막은 강유전성에 의해 스위칭이 됨을 알 수 있었다.

• E2M - 전기 전자와 첨단 소재
• /
• 제3권3호
• /
• pp.195-204
• /
• 1990

본 논문에서는 컴퓨터를 근본으로 한 Deep Level Transient Spectroscopy (DLTS) 장치를 구성하고 이를 이용하여 P형 Si MOS 캐패시터의 Si- $SiO_{2}$ 계면상태를 측정하여 트랩의 활성화에너지와 포획단면적 그리고 계면트랩밀도를 조사하였다. 실리콘 band gap내에 연속적으로 분포하고 있는 계면트랩을 상세히 고찰하기 위해 quiescent 전압의 위치를 변화시키면서 0.1volt의 미소한 펄스를 MOS에 주입하여 그 각각이 분리된 트랩이라고 생각되는 매우 좁은 에너지 영역에서 나오는 DLTS신호를 측정하였다. 또한 quiescent 전압의 위치, 주입펄스전압의 진폭 그리고 rate window의 선택이 DLTS 신호에 미치는 영향 등을 조사하였다. 측정결과, 계면트랩의 활성화에너지는 가전자대로 부터 0.16-0.45eV이고 포획단면적은 1.3*$10^{-19}$~3.2*$10^{-15}$$cm^{2}$, 계면트랩밀도는 1.8*$10^{10}$ ~ 2.5*$10^{11}$$cm^{-2}$e$V^{-1}$로 측정되었다.

• The Korean Journal of Ceramics
• /
• 제5권4호
• /
• pp.336-340
• /
• 1999

Glasses in the system $CaO-TiO_2-SiO_2-Al_2O_3-ZrO_2-B_2O_3$ were investigated to find the glass seal compositions suitable for use in the planar solid oxide fuel cell (SOFC). Glass-ceramics prepared from the glasses by one-stage heat treatment at $1,000^{\circ}C$ showed various thermal expansion coefficients (i,e., $8.6\times10^{-6^{\circ}}C^{-1}$ to $42.7\times10^{-6^{\circ}}C^{-1}$ in the range 25-$1,000^{\circ}C$) due to the viscoelastic response of glass phase. The average values of contact angles between the zirconia substrate and the glass particles heated at 1,000-$1,200^{\circ}C$ were in the range of $131^{\circ}\pm4^{\circ}$~$137^{\circ}\pm9^{\circ}$, indicating that the glass-ceramic was in partial non-wetting condition with the zirconia substrate. With increasing heat treatment time of glass samples from 0.5 to 24 h at $1,100^{\circ}C$, the DC electrical conductivity of the resultant glass-ceramics decreased from at $800^{\circ}C$. Isothermal hold of the glass sample at $1100^{\circ}C$ for 48h resulted in diffusion of Ca, Si, and Al ions from glass phase into the zirconia substrate through the glass/zirconia bonding interface. Glass phase and diffusion of the moving ion such as $Ca^{2+}$ in glass phase is responsible for the electrical conduction in the glass-ceramics.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.95-95
• /
• 2011

비정질 산화물 반도체(Amorphous oxide semiconductors: AOSs)는 대면적화에도 불구하고 높은 이동도를 가지고, 상온에서도 제작할 수 있고, 투명 플렉시블 디스플레이 소자에 사용할 수 있기 때문에 최근 들어 각광받고 있는 연구 분야이다. 본 연구에서는 스퍼터링을 이용하여 활성층을 Amorphous indium gallium zinc oxide(a-IGZO)로 증착할 시에 스퍼터의 파워와 챔버내의 Ar/O2 비율을 다르게 했을 때 소자에 미치는 영향을 MIS구조를 이용하여 분석했다. 또한 같은 조건의 a-IGZO 활성층을 사용한 박막트랜지스터(TFT) 소자의 절연막의 종류를 바꿔가며 제작했을때의 소자의 특성 변화에 대해서도 분석하였다. 먼저 60 nm 두께의 a-IGZO층을 Heavily doped된 N형 실리콘 기판위에 스퍼터링 파워와 가스 분압비를 달리하여 증착하였다. 그 후 30 nm두께의 SiO2, Al2O3, SiNx 절연막을 증착하고, 마지막으로 열 증발 증착장비(Thermal Evaporator)를 이용하여 Al 전극을 150nm 증착하였다. 소자의 전기적 특성 분석은 HP4145와 Boonton 720을 사용하여 I-V와 C-V를 측정하였다. 위의 실험으로부터 스퍼터에서의 증착 rf파워가 증가할수록 a-IGZO 박막 트랜지스터에서의 캐리어 이동도가 감소하는 것을 볼 수 있었고, 챔버내의 가스분압비와 소자의 절연막의 종류가 변하면 a-IGZO 박막 트랜지스터의 전기적 특성이 변하는 것을 볼 수 있었다. 이러한 캐리어 이동도의 감소와 전기적 특성의 변화의 이유는 a-IGZO 활성층의 bulk trap과 절연막, 활성층 사이의 interface trap에 의한 것으로 보여진다.

• 한국재료학회지
• /
• 제10권3호
• /
• pp.212-217
• /
• 2000

일반적으로 TFT(thin film transistor)의 유전체막으로 실리콘 질화막($Si_3$$N_4$)이나 실리콘 산화막(SiO$_2$)을 $200-300^{\circ}C$의 온도에서 증착을 하게 되는데 본 연구에서는 비정질 실리콘과 유전체막 사이의 계면 특성 특히 계면의 거칠기를 향상시키기 위해서 기존의 증착법이 아니라 비정질 실리콘(a-Si:H)과 산소 ECR 플라즈마의 반응에 의한 산화 막의 성장법을 시도했는데, 이때 기판은 의도적으로 가열하지 않았으며 특히 본 연구에서는 기존의 시도와는 달리 ECR 플라즈마를 형성할 때 마이크로파 전력에 pulse를 가하는 방법을 최초로 시도했고, 계면에 불순물의 혼입을 최대한으로 줄이기 위해서 진공을 파괴하지 않은 상태로 산화막을 연속적으로 성장시키는 방법을 이용했다. Pulse를 가했을 경우에는 pulse를 가하지 않은 경우에 비해서 화학양론적 측면, 유전상수, 산화막의 표면 평탄도 등에서 우수한 산화막이 성장했으며, 특히 비정질 실리콘과 유전체막 사이의 계면 특성을 반영하는 산화막의 표면 평탄도가 1/3정도로 획기적으로 줄어들었다.

• 한국전기전자재료학회논문지
• /
• 제11권12호
• /
• pp.1091-1098
• /
• 1998

Thermal stability of the electroless deposited Cu thin film was investigated. Cu/TaN/Si multilayer was fabricated by electroless-depositing Cu thin layer on TaN diffusion barrier layer which was deposited by MOCVD on the Si substrate, and was annealed in $H_2$ ambient to investigate the microstructure of Cu film with a post heat-treatment. Cu thin film with good adhesion was successfully deposited on the surface of the TaN film by electroless deposition with a proper activation treatment and solution control. Microstructural property of the electroless-deposited Cu layer was improved by a post-annealing in the reduced atmosphere of $H_2$ gas up to $600^{\circ}C$. Thermal stability of Cu/TaN/Si system was maintained up to $600^{\circ}C$ annealing temperature, but the intermediate compounds of Cu-Si were formed above $650^{\circ}C$ because Cu element passed through the TaN layer. On the other hand, thermal stability of the Cu/TaN/Si system in Ar ambient was maintained below $550^{\circ}C$ annealing temperature due to the minimal impurity of $O_2$ in Ar gas.